-
i2c_master_ip_for_nios
i2c master ip for altera nios, add in qsys
- 2018-03-02 14:50:44下载
- 积分：1
-
pinlvji
verilog 简易频率计的设置，包括整个工程(verilog simple frequency meter settings, including the entire project)
- 2013-08-18 09:53:52下载
- 积分：1
-
实例
FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)
- 2020-06-22 22:40:02下载
- 积分：1
-
吠陀乘数
它是一种算法，它是用来在超大规模集成电路的乘法2
- 2022-08-13 05:00:33下载
- 积分：1
-
SD 基于引用 verilog CRC7 计算器
能为 sd 和 eMMC 参考，基于 verilog 的计算器计算 crc7，你会喜欢它。很好，说的源代码是太瘦了，没问题，但是你能感觉到，代码本身是很好的尽你所能 see.also，包含.exe 程序计算，其中你可以竞争。
- 2023-08-31 18:45:04下载
- 积分：1
-
FFT_VHDl
VHDL实现快速傅里叶变换，内附带资料以及源代码。(VHDL fast Fourier transform, within the supplied data and source code.)
- 2020-08-14 20:08:27下载
- 积分：1
-
AD7991_7995_7999
AD7991_7995_7999转换器说明(4-Channel, 12-/10-/8-Bit ADC with
I2C-Compatible Interface in 8-Lead SOT-23)
- 2013-05-15 20:14:11下载
- 积分：1
-
BCD 2 格雷码转换器
符号化的表达数据 / 信息称为代码。基地或二进制数的基数是 2。因此，它有两个独立的符号。使用的符号是 0 和 1。一个二进制数字称为作为一位。一个二进制数由序列组成的位，每个 0 或 1。每一位分量的基于二进制点及其位置。每个位位置的重量是一个 2 的幂，大于其立即右侧位置的重量。e.g.二进制数是 100011 相当于十进制数 35。
- 2022-01-25 23:47:03下载
- 积分：1
-
shift_split_data
关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)
- 2006-07-04 09:40:55下载
- 积分：1
-
dpll
数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法(Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as well as its performance analysis and computer simulation of specific methods)
- 2017-04-04 23:13:28下载
- 积分：1
|
联系客服（QQ：3324461878）
