uart766
于 2007-06-02 发布
文件大小:153KB
0 47
下载积分: 1
下载次数: 104
代码说明：
---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
