登录
首页 » VHDL » 基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程...

基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程...

于 2022-12-05 发布 文件大小:4.86 MB
0 148
下载积分: 2 下载次数: 1

代码说明:

基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程-FPGA-based UART controller, an optional baud rate, VHDL programming, Quartusii 6.0 platform, vhdl language programming

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AlteraFPGA_CPLD
    ALTERA FPGA CLPD
    2010-04-11 14:52:36下载
    积分:1
  • fpga驱动单个灯构成的点阵的程序
    程序设置了fpga 的 5x5点阵驱动程序,代码相对比较简洁,这个程序可以作为fpga输出控制,驱动稳压芯片工作,进而点灯
    2022-05-18 13:42:56下载
    积分:1
  • 该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块...
    该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块-the source for several sine ROM, has been compiled and passed, can be directly downloaded, not internal ROM containing sine table, the Acer ROM module
    2022-02-15 13:48:53下载
    积分:1
  • VHDL tutorial for self studying
    VHDL tutorial for self studying
    2022-08-16 11:48:34下载
    积分:1
  • font6x8
    Fonts for LCD 162x64 (6x8)
    2012-09-05 07:06:05下载
    积分:1
  • VLSI implementation of high speed and high resolution FFT algorithm based on Rad...
    VLSI implementation of high speed and high resolution FFT algorithm based on Radix 2 for DSP application
    2022-05-07 09:52:02下载
    积分:1
  • frame_decode_and_encode
    一个用Verilog编写的编帧、解帧及码速匹配的程序,相当经典(Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!)
    2006-07-12 15:10:07下载
    积分:1
  • 多thershod电源
    静态功耗减少使用多 thershld< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#222222;background:white ;"> 多阈值 CMOStransistors 是非常手术滴备用泄漏功率 duringwhen IC 为较长时间内不活动。最近,功率 gatingscheme 提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是,这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关,是容错过程和 reducepower 在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外,它可以团结生存系统 toproposition 额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计
    2023-03-16 10:55:03下载
    积分:1
  • DDC_Ver1.0
    数字下变频(DDC)在如今基于软件无线电的架构中对系统的整体性能决定性的影响,代码为基于Matlab的4通道DDC程序,程序中可以根据需要调节滤波器等参数评估DDC的性能对于使用FPGA实现DDC有较大的参考价值(Digital down conversion (DDC) in today' s architecture based on software radio system a decisive impact on the overall performance of the code for the 4-channel DDC Matlab-based program, the program can be adjusted according to filter parameters such as the use of performance assessment FPGA DDC DDC has achieved great reference value)
    2010-08-04 18:33:14下载
    积分:1
  • Verilog-classic-tutorial
    Verilog经典教程,非常好的资料!值得一看!(Classic Verilog tutorials, very good information! Worth a visit!)
    2012-11-12 09:32:53下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载