网站首页

该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块...

于 2022-02-15 发布文件大小:237.96 kB

 0  62

下载积分: 2 下载次数: 1

我要下载

代码说明：

该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块-the source for several sine ROM, has been compiled and passed, can be directly downloaded, not internal ROM containing sine table, the Acer ROM module

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

md5
MD5 算法在Xilinx FPGA上的实现，希望对大家有用。(MD5 algorithm in Xilinx FPGA Implementation, in the hope that useful to everyone.)

2021-04-19 15:18:51下载

积分：1
基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考...
基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考-FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works

2022-04-17 01:07:47下载

积分：1
dwt
基于 verilog的卷积运算代码，应用于离散小波分析。(verilog conv)

2012-04-26 22:09:52下载

积分：1
8 位加法器
有一个 8 位全加器 VHDL 代码。我测试该代码在协同，看到了这段代码的工作。

2022-04-21 11:16:03下载

积分：1
波特率选择VHDL源代码没有错误调试
波特率可供选择的vhdl源程序,已调试无错误-Baud rate options VHDL source code has no error debug

2022-04-25 04:22:33下载

积分：1
DS1302
说明：本代码是控制DS1302的VHDL代码，浅显易懂，方便修改，注意看data sheet，保证时钟和各个延迟满足要求即可(This code is to control the DS1302' s VHDL code, easy to understand, easy changes, note the data sheet, ensure the clock and can meet the requirements of the various delays)

2020-10-22 14:57:23下载

积分：1
这是用verilog硬件描述语言编的5分频代码
这是用verilog硬件描述语言编的5分频代码-This is verilog hardware description language code is compiled by five divider

2023-05-11 18:05:04下载

积分：1
vhdl设计事例,有助于FPGA初学着,High
vhdl设计事例,有助于FPGA初学着,High-Performance 1024-Point Complex FFT-vhdl design examples, to help novice FPGA. High-Performance 1024-Point Complex FFT

2023-06-12 19:40:12下载

积分：1
VHDL
Project manager is reak vhdl old man

2015-09-10 10:06:28下载

积分：1
《Verilog HDL 程序设计教程》9
《Verilog HDL 程序设计教程》9-"Verilog HDL Design Guide" 9

2022-04-11 23:01:46下载

积分：1

696518资源总数
104297会员总数
29今日下载

该源码为几个正弦ROM,已经编译并通过,可以直接下载,不需要,内部含有正弦ROM表,还有ROM的宏模块...

0 个回复

热门标签

热门下载