-
VHDL language learning paradigm, the FSK
学习VHDL语言的范例,有关FSK-VHDL language learning paradigm, the FSK
- 2023-06-01 13:25:03下载
- 积分:1
-
DE2_115_SD_Card_Audio_Player
该代码实现了对SD 卡的读写操作,是一个较好的范例。(The code achieves access reading SD CARD based on DE-2,It is
a good example。)
- 2012-08-14 00:29:47下载
- 积分:1
-
用vhdl编写的简易电子中设计,经过测试成功,且用记事本上载,无需阅读器进行阅读。
用vhdl编写的简易电子中设计,经过测试成功,且用记事本上载,无需阅读器进行阅读。-Use of VHDL in the preparation of simple electronic design, has been tested successfully, and use Notepad to upload without reader reading.
- 2022-10-13 17:45:03下载
- 积分:1
-
硬件快速乘法
应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分,在FPGA。在可重构硬件平台实现的时候,该代码被开发,使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如,可以在任何Xilinx FPGA编程。 ; ; ; ; ; ; ; ; ; ; ; ; ;关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位,结果是32位加一。
- 2023-02-03 01:15:04下载
- 积分:1
-
uc1701x_SPI
UC1701串行编程例子,是一个很好的控制LCD模块的C语言串行编程(UC1701 serial program)
- 2013-05-31 19:22:19下载
- 积分:1
-
on a serial data input timing will be based on output data using two procedures
关于一个串行数据输入 根据时序将数据分两路输出的程序 -on a serial data input timing will be based on output data using two procedures
- 2022-07-26 17:19:57下载
- 积分:1
-
hdb3_v3
Quartus环境下使用Verilog编写的HDB3编解码程序,RTL和时序仿真已过(Quartus under the environment of a HDB3 protocol procedures written in Verilog, RTL and timing simulation has be passed)
- 2015-11-24 21:56:05下载
- 积分:1
-
vhdl编写的fifo程序
vhdl编写的fifo程序-VHDL procedures prepared by the fifo
- 2022-02-01 01:32:39下载
- 积分:1
-
ymq.ppt.tar
掌握二-十进制(BCD码)异步计数器的工作原理和设计方法;
掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用;(Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applications )
- 2011-04-26 21:53:37下载
- 积分:1
-
扩频通信的Verilog工程
扩频通信的Verilog工程,对从事无线通信的工程人员有参考作用。(Spread spectrum communication Verilog project, engaged in wireless communications engineering staff reference.)
- 2017-06-11 10:29:12下载
- 积分:1