-
八路AD采集adc128s022
FPGA AD采集八路数据,12位分辨率,小梅哥FPGA的开发程序,实测可用(FPGA AD collects eight path data, 12 bit resolution, and the development program of Mayo FPGA.)
- 2020-12-17 16:59:11下载
- 积分:1
-
sobel
在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
- 2021-01-15 20:58:46下载
- 积分:1
-
fifo_ref_timing
first in first out 的说明文档以及时序图
对学习FIFO很有帮助(first in first out the documentation and the timing diagram helpful in learning FIFO)
- 2010-07-21 21:43:36下载
- 积分:1
-
Avgt_jesd204b_ad9250_ed
基于avgt开发板的jesd204b源代码,需要安装Quartus软件(Avgt development board based on the jesd204b source code)
- 2020-11-26 14:29:32下载
- 积分:1
-
design a module from a trip data flow channeling Lane detected bitstream "1...
设计一个模块,从一个窜行数据流里检测出码流“11100”,这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
- 2022-07-06 13:42:26下载
- 积分:1
-
Altera公司的NIOSⅡ处理器,VHDL语言编译,然后在C语言下的nios……
ALTERA NIOS处理器,VHDL语言在QUARTUS编译通过,然后有C语言在NIOS SHELL下驱动,实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder
- 2022-03-21 08:10:03下载
- 积分:1
-
主要是RS
主要是RS-232串行接口技术并且通过了串行收发器UART的开发实例演示了接口设计的基本步骤程序-Is RS-232 serial interface technology and, through a serial UART transceiver development of interface design examples demonstrate the basic steps of the procedure
- 2022-03-17 15:36:56下载
- 积分:1
-
xapp524
xilinx FPGA 与高速ADC LVDS接口的范例程序(xilinx FPGA ADC LVDS interface)
- 2021-02-05 17:29:57下载
- 积分:1
-
项目: 电梯控制器
你的任务是为一个单一的"传统"的先进的电梯控制器的设计
电梯(即,简单的向上/向下按钮呼叫电梯) 在四楼经营
建设。所述的基本单电梯设计规范
以下各节。
扩展您的两部电梯的设计是可选的将会奖励你额外的奖金。
- 2022-11-23 16:55:03下载
- 积分:1
-
合众大公司XILINX_V4实验箱原理图
合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box
- 2022-12-12 08:15:03下载
- 积分:1