登录
首页 » VHDL » Altera公司的NIOSⅡ处理器,VHDL语言编译,然后在C语言下的nios……

Altera公司的NIOSⅡ处理器,VHDL语言编译,然后在C语言下的nios……

于 2022-03-21 发布 文件大小:34.08 kB
0 80
下载积分: 2 下载次数: 1

代码说明:

ALTERA NIOS处理器,VHDL语言在QUARTUS编译通过,然后有C语言在NIOS SHELL下驱动,实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • sd_vga_photo
    fpga读取sd卡内容并且通过vga接口在显示器上显示图片(fpga read sd card contents and by vga interface to display pictures on the monitor)
    2016-04-18 13:53:44下载
    积分:1
  • verilog黄金参考指南中文版
    说明:  Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • sin and cos with cordic VHDL
    该模块采用cordic算法计算正弦和余弦,并采用参数化方式实现。 ;包中存在其他模块。
    2022-05-25 06:14:20下载
    积分:1
  • VHDL language used to achieve a display hours, minutes and seconds of the clock:...
    用VHDL语言实现一个能显示时、分、秒的时钟:可分别进行时和分的手动校正;12小时、24小时计时制可选,12小时制时有上下午指示;当计时到预定时间(此时间可手动设置)时,扬声器发出闹铃信号,闹铃时间为10秒,可提前终止闹铃。-VHDL language used to achieve a display hours, minutes and seconds of the clock: when can be manually corrected and points 12 hours, optional 24-hour time system, 12-hour on the afternoon of instructions from time to time when the time to the scheduled time (This time can be manually set), the speaker sent alarm signals, alarm time was 10 seconds, the alarm can be terminated prematurely.
    2022-04-27 22:51:31下载
    积分:1
  • 数控分频的一个工程
    数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件-CNC dividing frequency of a project- including VHDL source code and compile the relevant documents after
    2022-05-22 23:30:57下载
    积分:1
  • Advanced-FPGA-Design
    高级FPGA设计__结构、实现和优化,中文翻译版(Advanced FPGA Design- Architecture, Implementation, and Optimization)
    2021-04-01 11:09:08下载
    积分:1
  • cordic implementation in vhdl&c
    cordic implementation in vhdl&c
    2022-10-31 01:55:03下载
    积分:1
  • 一个基于fpga的源程序,对于初始接住的人来说很有帮助
    一个基于fpga的源程序,对于初始接住的人来说很有帮助-FPGA-based source for the initial very helpful for those who catch
    2023-01-04 08:05:03下载
    积分:1
  • cla - Copy
    ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • RiscCpu
    Verilog-RISC CPU
    2008-11-30 22:05:57下载
    积分:1
  • 696518资源总数
  • 104730会员总数
  • 34今日下载