-
jtag
verilog语言编写的jtag（边界扫描模块），初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)
- 2021-04-27 14:38:44下载
- 积分：1
-
USB口的设计，包括驱动程序的设计，以及软件的安装演示，软件的介绍，以及工作模式...
USB口的设计，包括驱动程序的设计，以及软件的安装演示，软件的介绍，以及工作模式-USB port design, including the driver design, and installation of software, presentation, software presentation, and working models
- 2023-02-04 17:15:08下载
- 积分：1
-
Turbo Decoder Release 0.3
Turbo Decoder Release 0.3
* Double binary, DVB-RCS code
* Soft Output Viterbi Algorithm
* MyHDL cycle/bit accurate model
* Synthesizable VHDL model
-Turbo Decoder Release 0.3* Double binary, DVB-RCS code* Soft Output
Viterbi Algorithm* M yHDL cycle/bit accurate model* Synthesizable VHDL
model
- 2022-01-30 12:47:05下载
- 积分：1
-
n_bit_paralleLoadShiftRegJK
n_bit_paralleLoadShiftRegJK
- 2017-11-17 17:27:49下载
- 积分：1
-
utmi
说明： 介绍USB PHY接口中的UTMI接口，
对使用Verilog进行USB接口编程具有帮助。(This paper introduces UTMI interface in USB PHY interface.
It is helpful for programming USB interface with Verilog.)
- 2021-03-17 21:39:21下载
- 积分：1
-
Tri-Eth
采用xilinx三太以太网ip核，tri-mode MAC完成千兆以太网数据传输(Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed)
- 2014-03-06 22:00:43下载
- 积分：1
-
EMIF
EMIF接口调试代码，使用的是Verilog语言，FPGA与DSP通信，测试成功(EMIF interface debugging code that USES the Verilog language, FPGA and DSP communication, testing success)
- 2020-12-04 10:39:24下载
- 积分：1
-
vhdl,七段数码管驱动程序，完成数字显示功能
vhdl,七段数码管驱动程序，完成数字显示功能-vhdl, seven-segment digital tube driver, complete the digital display
- 2022-03-19 02:05:40下载
- 积分：1
-
计数器 0 到 9999
本程序显示在 BCD display 数从 0 到 9999.This 程序进行了智能 2 FPGA 板。
- 2022-05-08 02:50:35下载
- 积分：1
-
sim
csapp 第二版 体系结构实验 答案 第三个部分能跑58分(the second edition csapp architecture experiment the third part of the answer can run 58 minutes)
- 2013-05-20 10:28:00下载
- 积分：1
