登录
首页 » VHDL » 一个有效的高吞吐量的FPGA的AES实现多千兆位协议

一个有效的高吞吐量的FPGA的AES实现多千兆位协议

于 2022-11-26 发布 文件大小:219.01 kB
0 63
下载积分: 2 下载次数: 1

代码说明:

应用背景在本文中,我们提出了一种高效的非流水线式AES-128实现高实施吞吐量,以便它可以使用在千兆协议。我们实现我们的AES-128加密设计在Xilinx Virtex-7 FPGA解密了4.86 Gbps的5.30/ ECB模式和5.23/4.84吞吐量在CBC模式Gbps。关键技术由于高吞吐量的要求加密信道的体系结构,一种高效的实施硬件是必要的。这可以实现通过使用高端可重构智能利用平台。实现令人信服的高吞吐量,一高效的非流水线式的先进实现数据加密标准(AES)和密钥长度为128比特,用于千兆位现场可编程门阵列(FPGA)协议提出。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 基于VHDL数字频率计
    基于vhdl可用的数字频率计,误差较小,精准度较高。文件中还包含了与arm的通信模块、
    2022-03-05 17:19:11下载
    积分:1
  • gamefive
    高精度小数除法器设计与实现。 在FPGA开发板上实现小数除法器,输入输出信号N_in [15:0], D_in[15:0],N_in[15:0]小于D_in,即被除数小于除数,输出商Q_out[15:0]中Q[15]一定为0,Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
    2017-01-01 17:32:25下载
    积分:1
  • GPS
    通过UART在FPGA数码管上显示经纬度坐标的代码(By UART displayed on FPGA digital latitude and longitude coordinates of the code)
    2015-06-22 17:14:37下载
    积分:1
  • msk的verilog程序 利用FPGA实现
    msk的verilog程序 利用FPGA实现-MSK procedures for the use of Verilog FPGA realize
    2022-03-12 22:28:22下载
    积分:1
  • FPGA开发全攻略
    FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
    2017-12-12 16:30:52下载
    积分:1
  • design_pcie-based-on-FPGA
    the interface design of pcie based on FPGA
    2015-12-17 15:52:45下载
    积分:1
  • Xilinx_2018_Licenses_Downloadly.ir
    说明:  Xilinx Licenses 2018
    2020-06-25 08:20:01下载
    积分:1
  • vhdl testbentch 编写模板。非常实用
    vhdl testbentch 编写模板。非常实用-vhdl testbentch prepared templates. Useful
    2022-06-01 04:30:54下载
    积分:1
  • rtl
    基于脉动结构的有限域乘法器,verilog代码(Based on the pulse of the structure of finite field multipliers, verilog code)
    2010-01-04 11:48:50下载
    积分:1
  • 计算机体系结构手册上的Verilog HDL
    Computer Architecture Handbook on Verilog HDL
    2022-03-21 17:37:14下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载