登录
首页 » Verilog » 7×7交叉使用Verilog

7×7交叉使用Verilog

于 2022-10-06 发布 文件大小:624.63 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

这是Verilog代码使用Verilog实现交叉。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8-Multipliers
    国外大学上课用PPT。关于乘法器架构,实现,优化,有booth算法的具体实例。(Foreign university classes PPT. About multipliers architecture, implementation, optimization, there is a specific instance of the booth algorithm.)
    2012-12-06 21:57:36下载
    积分:1
  • Some_classic_examples_of_VHDL_language_source_code
    VHDL语言的一些经典实例源代码,包括状态机,时序电路,组合逻辑电路等(Some classic examples of VHDL language source code, including the state machine, sequential circuits, combinational logic circuits)
    2010-07-11 12:50:06下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • 三角函数的Verilog HDL语言实现
    以Actel FPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波,利用Verilog HDL语言实现死区时间可调的SPWM全数字算法,并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, realize the adjustable dead time using Verilog HDL language of the SPWM digital algorithm and digital SPWM algorithm is realized in Fushion StartKit development board.)
    2017-07-08 20:59:23下载
    积分:1
  • IIR-FPGA
    基于FPGA实现IIR滤波器的程序,用VERILOG编程语言实现(The program based on the FPGA implementation of the IIR filter is implemented in the VERILOG programming language)
    2017-05-24 11:08:15下载
    积分:1
  • fpga实现AD控制器模拟数字系统的重要组成部分
    包含如何实现AD控制器的准确思路 介绍了Ad控制器的相关重要指标 verilog编写  完成的测试平台 综合报告 时序仿真图 仿真报告开发环境ISE(xilinx)fpga搭建系统不可缺少的典型模块
    2022-01-24 09:17:47下载
    积分:1
  • tPad_Camera
    tPad DE2-115/70开发板可用的摄像头采集、显示程序,QT10.0以上环境可用,原装代码,可以进行修改加以使用,如使用到倒车影像系统中,视频显示等。(tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such as the use of the reversing video system, the video display.)
    2020-07-09 19:58:55下载
    积分:1
  • 视频解码RGB转YUV模块(verilog)
    视频解码之RGB转YUV模块,用verilog语言实现 RGB和YUV都是色彩空间,用于表示颜色,两者可以相互转化。 YUV(亦称YCrCb)是被欧洲电视系统所采用的一种颜色编码方法(属于PAL)。YUV主要用于优化彩色视频信号的传输,使其向后兼容老式黑白电视。与R GB视频信号传输相比,它最大的优点在于只需占用极少的带宽(RGB要求三个独立的视频信号同时传输)。      中"Y"表示明亮度(Lumina nce或Luma),也就是灰阶值;是个基带信号。而"U"和"V"表示的则是色度(Chrominance或Chroma),作用是描述影像色彩及饱和度,用于指定像素的颜色。U和V不是基带信号,它俩是被正交调制了的。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-08-23 21:24:47下载
    积分:1
  • GPS基带处理的verilog代码
    GPS软件接收机基带处理的verilog程序,通过解扩解调,同步等过程将中频数据转换为原始导航数据
    2022-03-24 13:40:54下载
    积分:1
  • 显示FPGA板上的几个LED灯
    这段代码件实事吊炸天了,我重来都没有看过更好的了。学习verilog就必须要知道学会汇石油这段嗲吗,因为他真的很棒!
    2022-03-01 04:21:35下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载