登录
首页 » VHDL » 采用VHDL编写的七段数码管显示程序

采用VHDL编写的七段数码管显示程序

于 2022-07-28 发布 文件大小:1.05 kB
0 166
下载积分: 2 下载次数: 1

代码说明:

采用VHDL编写的七段数码管显示程序-prepared using VHDL paragraph 107 of the procedures Digital Display

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ac97 codec fpga vertix5
     ;建立一个录音机,用于录制和播放8位数字音频样本。实现了一个低通FIR滤波器模块,可以用作抗混叠和重构滤波器。
    2022-02-06 18:53:20下载
    积分:1
  • usetheModelSimtosimulink
    说明:  详细介绍了如何使用ModelSim进行仿真.(it will teach you how to use the ModelSim to simulink.)
    2009-08-05 15:51:29下载
    积分:1
  • State.Machine.Coding.Styles.for.Synthesis(状态机,英文,VHDL)
    State.Machine.Coding.Styles.for.Synthesis(状态机,英文,VHDL)-State.Machine.Coding.Styles.for.Synthesis (FSM, English, VHDL)
    2023-06-02 11:25:02下载
    积分:1
  • modelsim的使用如何操作使用和安装如何安装
    ModelSim的使用如何操作和使用以及安装如何安装
    2023-08-09 04:45:02下载
    积分:1
  • 分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设...
    分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设计中。 分布式算法是基于查找表的一种计算方法,在利用FPGA实现数字信号处理方面发挥着重要的作用,可以大大提高信号的处理效率。它主要应用于数字滤波、频率转换等数字信号处理的乘累加运算。 -see up
    2022-03-07 11:31:33下载
    积分:1
  • ddr3_sun
    使用DDR3IP核进行仿真,写入读取数据(Using DDR3IP core to simulate, write and read data)
    2021-01-07 00:48:53下载
    积分:1
  • Modulation
    产生长度为100的随机二进制序列 发送载波频率为10倍比特率,画出过采样率为100倍符号率的BPSK调制波形(前10个比特) ,及其功率谱 相干解调时假设收发频率相位相同,画出x(t) 的波形,假设低通滤波器的冲激响应为连续10个1(其余为0),或连续12个1 (其余为0) ,分别画出两种滤波器下的y(t),及判决输出(前10个比特) 接收载波频率为10.05倍比特率,初相位相同,画出x(t) 的波形,假设低通滤波器的冲激响应为连续10个1,画出两种滤波器下的y(t),及判决输出(前20个比特) 采用DPSK及延时差分相干解调,载波频率为10倍比特率,画出a, b, c, d点的波形(前10个比特) DPSK及延时差分相干解调,载波频率为10.25倍比特率时,画出a, b, c, d点的波形(前10个比特) DPSK及延时差分相干解调,载波频率为10.5倍比特率时,画出a, b, c, d点的波形(前10个比特) (Produce random binary sequence of length 100 The transmission carrier frequency is 10 times the bit rate, draw a sampling rate of 100 times the symbol rate of the BPSK modulation waveform (first 10 bits), its power spectrum Coherent demodulation of assuming the same as the phase of the transmitting and receiving frequencies, and draw the waveform x (t), assuming that the impulse response of the low pass filter 10 consecutive 1 (the remainder is 0), or 12 consecutive 1 (the remainder is 0), y (t) is drawn under the two filters respectively, and the decision output (10 bits) The received carrier frequency is 10.05 times the bit rate, the same initial phase, draw the waveform x (t), assuming that the impulse response of the low pass filter of 10 consecutive 1, shown under two filter y (t), and decision output (20 bits) DPSK and delay differential coherent demodulation, the carrier frequency is 10 times the bit rate, draw a, b, c, d point of the waveform (first 10 bits) DPSK and delay)
    2020-12-14 08:19:14下载
    积分:1
  • 串口模块程序,可以实现串行发送和接收功能,比特率可以不断调整,数据的长度是可以改变的...
    串口模块程序,可以实现串行发送和接收功能,比特率可以不断调整,数据的长度是可以改变的-Serial port module program, you can achieve the serial send and receive functions, and bit rate can be continuously adjusted, the data length can be changed
    2022-11-12 23:30:03下载
    积分:1
  • VHDL 编写的RAM例子
    VHDL 编写的RAM例子-RAM prepared VHDL example
    2023-03-23 05:20:03下载
    积分:1
  • USB_xilinx_vhdl
    Giao tiep Univesan ...
    2020-06-20 03:00:02下载
    积分:1
  • 696518资源总数
  • 106242会员总数
  • 10今日下载