-
采用VHDL编写的七段数码管显示程序
采用VHDL编写的七段数码管显示程序-prepared using VHDL paragraph 107 of the procedures Digital Display
- 2022-07-28 16:14:18下载
- 积分:1
-
ahb2apb_bridge_verification-master
ahb to apb master verification
- 2021-03-23 22:09:15下载
- 积分:1
-
chap12
《Verilog HDL 程序设计教程》9("Verilog HDL Design Guide" 9)
- 2007-07-01 16:33:31下载
- 积分:1
-
example
一个电子秒表,最大显示59.99,具有暂停和reset功能(An electronic stopwatch, the maximum display 59.99, with a pause and reset functions)
- 2013-12-17 12:28:14下载
- 积分:1
-
这是介绍嵌入式开发相关的资料。有总线与内存的操作
这是介绍嵌入式开发相关的资料。有总线与内存的操作-introduced Embedded Development relevant information. Bus and a memory operation
- 2023-09-02 05:05:15下载
- 积分:1
-
用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...
用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试
-Using verilog HDL language, through a 4-bit shift register realization of a signal into HDB3 code and test
- 2023-05-23 03:15:03下载
- 积分:1
-
Flash
说明: FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)
- 2020-06-22 21:40:01下载
- 积分:1
-
基于verilog的LU分解LUdecompose
基于verilog的LU分解,本文件包括详细的程序代码,运行文件,以及详细的文档(LU decompose based on verilog)
- 2020-07-07 12:58:57下载
- 积分:1
-
用Verilog编写的USB下载线程序实现USB协议和JTAG…
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine.
- 2022-01-22 17:32:28下载
- 积分:1
-
gg
说明: FPGA实现基带成型滤波器,升余弦滚降系数,多进制调制(FPGA)
- 2010-12-20 17:55:18下载
- 积分:1