登录
首页 » VHDL » 这是介绍嵌入式开发相关的资料。有总线与内存的操作

这是介绍嵌入式开发相关的资料。有总线与内存的操作

于 2023-09-02 发布 文件大小:307.39 kB
0 46
下载积分: 2 下载次数: 1

代码说明:

这是介绍嵌入式开发相关的资料。有总线与内存的操作-introduced Embedded Development relevant information. Bus and a memory operation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 12864hanzixianshi
    基于FPGA 的12864液晶显示汉字,用verilog编写的。(12864 liquid crystal display Chinese characters based on FPGA, written in verilog.)
    2021-04-27 15:48:44下载
    积分:1
  • 详细介绍了VHDL的28个程序。从简单到复杂。介绍详细
    详细介绍了VHDL的28个程序。从简单到复杂。介绍详细-Details of the 28 procedures VHDL. From simple to complex. Detailed introduction
    2022-07-24 10:14:53下载
    积分:1
  • FPGA实现Jpeg压缩,和视频采集程序
    说明:  FPGA实现Jpeg压缩,和视频采集程序(Zynq - Main - register access Mio)
    2020-03-13 23:25:40下载
    积分:1
  • i2c-configure-SAA7113
    i2c配置SAA7113,非常有用的程序,做视频采集类必看(i2c configure SAA7113)
    2013-12-25 16:37:37下载
    积分:1
  • project_first
    basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • IPSO
    i have coding for verilogHDL and VHDL. so please i want know that coding..
    2012-04-24 01:01:07下载
    积分:1
  • 5
    fpga paper function fff(fpga paper function)
    2010-03-11 23:15:24下载
    积分:1
  • Voltage pulse control of a project
    电压脉冲控制的一个工程---包括vhdl源程序和编译后产生的相关文件-Voltage pulse control of a project- including VHDL source code and compile the relevant documents after
    2022-03-20 09:09:15下载
    积分:1
  • Verilog prepared using USB download cable program realize USB protocol and JTAG...
    用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine
    2022-01-26 07:07:00下载
    积分:1
  • dds
    基于DDS的信号源设计(包括三角波、正弦波、方波)(Design of signal source based on DDS)
    2018-01-01 18:06:51下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载