登录
首页 » VHDL » the booth algorithm to implement the 32bit 's multiplication.

the booth algorithm to implement the 32bit 's multiplication.

于 2022-10-16 发布 文件大小:55.75 kB
0 49
下载积分: 2 下载次数: 1

代码说明:

the booth algorithm to implement the 32bits multiplication.-the booth algorithm to implement the 32bit "s multiplication.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这是用VHDL实现的8位加法器,对新手有点帮助。
    这是用VHDL实现的8位加法器,对新手有点帮助。-This is achieved using VHDL adder 8, a little help to novices.
    2022-07-20 21:54:41下载
    积分:1
  • 这个免费的CPU
    This free cpu-ip! use verilog
    2023-07-21 16:20:04下载
    积分:1
  • SDRAM
    SDRAM的驱动程序,主要是对SDRAM各类状态进行驱动,有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)
    2020-06-23 01:40:02下载
    积分:1
  • 电子密码锁的vhdl编程实现,不知以前有没有人做过的。
    电子密码锁的vhdl编程实现,不知以前有没有人做过的。-electronic locks VHDL programming, I wonder if the past is not done.
    2022-06-19 03:31:21下载
    积分:1
  • 一篇用VHDL实现快速傅立叶变换的论文
    一篇用VHDL实现快速傅立叶变换的论文,包括原理分析和代码实现,印度圣雄甘地大学M.A.学院提供(VHDL with a Fast Fourier Transform papers, including the principle of analysis and implementation of the code, the Mahatma Gandhi Institute of the University of Marat)
    2004-10-05 11:06:01下载
    积分:1
  • 这个我也太清楚是什么 反正师兄们说有用 发大家
    这个我也太清楚是什么 反正师兄们说有用 发大家-I am also very clear that what is useful anyway, say senior U.S. fa
    2022-08-11 05:38:06下载
    积分:1
  • 82 VHDL, verilog test case, involving a variety of grammatical rules. which is...
    包括VHDL、verilog在内的各种设计实例,是学习硬件描述语言的帮手。共有82个实验例子,涉及各种语法规则。-82 VHDL, verilog test case, involving a variety of grammatical rules. which is you learn the HDL language helper.
    2023-06-06 10:15:04下载
    积分:1
  • FPGA的并行流水线的AES-GCM核心100G以太网应用
    应用背景在本文中,我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径,四级流水线已被插入在广发(2128)乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前,最快的加密原始批准的美国国家标准与技术研究所,结合数据加密和身份认证,是伽罗瓦/计数器模式(GCM)操作。如果可行性,提高速度的GCM到100Gbit/s的ASIC技术已经表明,在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中,我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外,时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。
    2022-04-01 01:49:49下载
    积分:1
  • MCU2FPGA_SPI_TB
    本程序使用Verilog语言实现了SPI接口的设计,可以直接烧到FPGA实现与MCU的通信,自带有测试文件。(The program uses the Verilog language design SPI interface, you can burn directly communicate with the FPGA, MCU, comes with a test file.)
    2021-02-26 10:29:37下载
    积分:1
  • aaa
    这是一些小代码的集合 希望能对大家有所帮助(This is a collection of some small code for all of us hope to be helpful)
    2007-11-16 06:19:33下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载