网站首页

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84...

于 2022-07-20 发布文件大小:450.06 kB

 0  68

下载积分: 2 下载次数: 1

我要下载

代码说明：

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证-VHDL design of digital stopwatch, accurate to the percentage of seconds in the six digital tube display, respectively, have seconds, minutes, hours, through the target chips EPF10KLC84-4 verification

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGASPI
FPGA SPI 主要模块全部涵盖时序解释与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)

2020-12-09 13:49:20下载

积分：1
polyphaseFIR_1v0
polyphase fir dilter

2016-02-19 21:32:07下载

积分：1
Uart2Sdram2TFT_RGB2GRAY
说明：使用FPGA实现RGB图像转灰度图像的算法，下载入自己的电路板可直接将摄像头拍摄到的图像实时转换成灰度图像(FPGA is used to realize the algorithm of transforming RGB image into gray image. The image captured by the camera can be converted into gray image in real time by downloading it into its own circuit board)

2019-12-30 19:42:58下载

积分：1
The use of Altera' s FPGA
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware description language to achieve a RAM memory.

2023-04-02 08:45:02下载

积分：1
cpu-maxplus
MaxplusII编写的简易cpu，可实现简单加减法等操作(MaxplusII summary prepared by the cpu can realize simple addition and subtraction, etc)

2007-06-08 17:55:10下载

积分：1
module_dem
用verilog编写的信号调制解调程序，包括ask,fsk,qpsk的fpga实现(Prepared using verilog signal modulation and demodulation process, including ask, fsk, qpsk of fpga implementation)

2009-10-14 14:47:30下载

积分：1
我的学习经验，一种自适应分频及分频方法的实现，很好用的哦...
我的学习经验，一种自适应分频及分频方法的实现，很好用的哦-my learning experience, an adaptive frequency-frequency method and the realization of the good, oh

2022-02-03 01:08:00下载

积分：1
篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。...
篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。

2022-05-30 17:01:58下载

积分：1
A complete viterbi coding procedures, the use of VHDL language, as well as test...
一个完整的viterbi编码程序，使用vhdl语言编写，还有测试程序-A complete viterbi coding procedures, the use of VHDL language, as well as test procedures

2022-04-12 08:34:41下载

积分：1
UART的源（格版）
UART 源码 (lattice version)-UART source (lattice version)

2022-10-19 10:25:04下载

积分：1

696518资源总数
104313会员总数
30今日下载

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84...

0 个回复

热门标签

热门下载