登录
首页 » Verilog » 使用fpga进行温控的程序

使用fpga进行温控的程序

于 2022-07-07 发布 文件大小:98.64 kB
0 66
下载积分: 2 下载次数: 1

代码说明:

使用fpga基于积分分离的pid算法进行温控的程序,经实验证明很稳定-Fpga points based on the use of separate pid process temperature control algorithm, the experiment proved to be stable

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MAX2769配置源码_配置参数经过实际工程考验
    对常用的射频端下变频的MAX2769芯片进行GPSL1频点配置,实测有效,该配置参数是经过实际工程验证的,现在也应用于实际项目中
    2023-09-04 07:35:03下载
    积分:1
  • juanji
    说明:  采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用(Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging)
    2010-03-31 17:55:07下载
    积分:1
  • CPU
    不同方法实现的CPU系统。同样支持加减乘,逻辑/算术移位,与或非等建议指令。(Different methods to achieve CPU system. Also supports, subtraction, multiplication, logic/arithmetic shift, and the like or recommend instruction.)
    2016-04-16 20:30:51下载
    积分:1
  • XDS100v3-Design-Kit-1.0-Setup
    压缩包是ti xds100v3 Design kit的安装文件,安装后有原理图、PCB文件,与DSP接口采用FPGA,安装后有源码,是VHDL格式的,支持开源,降低开发成本(Compression package is ti xds100v3 Design kit installation file after installation schematics, PCB files, and DSP interface with FPGA, after installation source is VHDL formats, support for open source, reduce development costs)
    2014-08-28 09:36:34下载
    积分:1
  • shengyinchuli
    通过matlab对于声音进行处理,实现FFT,均值,方差,中值滤波,自相关分析,白噪声等处理(Matlab sound processing, FFT, mean, variance, median filtering, autocorrelation analysis, white noise and processing)
    2021-03-01 22:29:34下载
    积分:1
  • 展位的乘数的 8 位 Verilog 代码
    展位的乘法算法是将在两个的补充符号两个符号二进制数字相乘的乘法算法。展位的算法可以通过反复添加 (与普通的无符号二进制加法) 两个预设值 A 和 S P,然后对体育执行算术右移产品之一让 m 和 r 是被乘数和乘数,分别;让 x 和 y 代表中 m 和 r 位的数目。
    2022-03-17 20:19:00下载
    积分:1
  • ISCAS`89基准电路下载(包括Verilog和VHDL格式)
    SCAS `89 基准电路下载,包括Verilog和VHDL格式。verilog格式30个文件:包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)
    2021-01-02 15:58:56下载
    积分:1
  • DDS FPGA开发下的verilog源代码
    DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码,信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
    2013-01-14 00:13:36下载
    积分:1
  • apb_uart
    这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
    2021-04-12 14:18:57下载
    积分:1
  • LATTICE_ASYNFIFO
    LATTICE FPGA FIFO 程序例程,工程详细,全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
    2013-09-09 11:10:01下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载