-
Lab12：4位移位寄存器的的设计与实现
如题所属，简单实现了所需要的4位移位寄存器的功能，简单明了。实现的方式是直接用时钟控制周期，不断循环，根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高，需要很大的降频控制才能达到1秒左右的移位周期，修改时请注意。本实验作为实验系列第12个出现，更多详情敬请期待。
- 2022-08-21 09:13:05下载
- 积分：1
-
AD_TLC549驱动程序
AD_TLC549驱动程序，Verilog开发，输出控制led点亮。
- 2023-07-21 05:35:03下载
- 积分：1
-
五子棋verilog
资源描述五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog
- 2022-04-08 19:23:01下载
- 积分：1
-
四位密码锁
4位密码锁，可设置密码，三次密码错误后，锁死，密码错误报警，密码错误红灯亮，密码正确绿灯亮，基于FPGA实现，Cyclone II EP2C35F672C6 仅供参考
- 2022-01-26 07:59:07下载
- 积分：1
-
Verilog Booth 型乘法器
此文件描述的 verilog booth 型乘法器的代码。源代码是模拟和验证效果会更好
- 2022-08-21 23:35:26下载
- 积分：1
-
8位数字显示的简易频率计
（1）能够测试10HZ~10MHZ的方波信号；
（2）电路输入的基准时钟为1HZ，要求测量值以8421BCD码形式输出；
（3）系统有复位键；
（4）采用分层次分模块的方法，用Verilog HDL进行设计，并对各个模块写出测试代码；
（5）具体参照说明文档（包含源代码，仿真图，测试波形，详细的设计说明）(A square wave signal capable of testing 10HZ~10MHZ;
(2) the reference clock input by the circuit is 1HZ, and the measured value is output in the form of 8421BCD code;
(3) the system has a reset key;
(4) adopt the method of layering sub sub module and design with Verilog HDL;
(5) write test simulation program.)
- 2020-12-02 02:59:26下载
- 积分：1
-
ram_test
说明： 对片内RAM进行读写操作，通过数据的写入和读出，对RAM的操作进行熟悉。(Read and write ram on chip, and get familiar with RAM operation through data writing and reading.)
- 2020-08-17 11:38:22下载
- 积分：1
-
任意波形发生器
任意波形发生器，通过计数器并结合拼接操作产生四种波形正弦波，方波，三角波，斜三角波。通过数据选择端（2位）共四种模式确定选择产生上述四种波形中的哪一种波形。波形的形状是由若干个坐标的点连接而成。
- 2022-10-03 15:40:03下载
- 积分：1
-
基于 FPGA 的 VGA
本代码是基于可编程门阵列flield视频图形阵列实现。该代码是使用Verilog
- 2022-03-22 21:24:07下载
- 积分：1
-
RANGEN
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
- 2020-10-27 17:09:59下载
- 积分：1
