-
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
- 2013-12-23 10:12:52下载
- 积分：1
-
FPGASquare-RootRaised-CosineFilter
数字通信系统中, 基带信号的频谱一般较宽, 因此
传递前需对信号进行成形处理, 以改善其频谱特性,使
得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
- 2011-05-04 21:23:36下载
- 积分：1
-
pipeline_booth_mult_16
用流水线的方法实现16位乘法器，运算速度快，消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)
- 2020-09-29 18:17:44下载
- 积分：1
-
IIR
使用verilog语言描述的二阶巴特沃斯IIR滤波器，程序中有参数说明，已经运行通过(Using verilog language to describe the second-order Butterworth IIR filter, the program has parameter description has been run through)
- 2013-06-18 16:30:35下载
- 积分：1
-
AHB 转移到 APB 源和建业读/写 verilog 代码
转换AHB外围转移到APB转移16槽孔APB桥提供高速AHB之间的界面域和低功率的APB域。大桥出现在AHB奴隶，而在APB，它是主人。读取和写入的AHB接送转换成相应的APB传输。由于APB不流水线，等待状态转移过程中加入，并从建业的时候在AHB需要等待APB协议。在AHB到APB桥包括一个状态机，它被用来控制产生的APB和AHB输出信号，以及地址解码逻辑，用于生成所述APB外设选择线。在系统中使用的所有寄存器被从的上升沿时钟系统时钟HCLK，并使用异步复位HRESETn
- 2022-04-10 17:05:22下载
- 积分：1
-
多磨川绝对值编码器FPGA接口
说明： 多摩川编码器的FPGA接口程序，已经在我公司的伺服驱动产品中应用。(The FPGA interface program of tamakawa encoder has been applied in the servo drive products of our company.)
- 2021-03-28 07:29:11下载
- 积分：1
-
6_ImageBasic
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
- 2020-10-20 20:07:24下载
- 积分：1
-
NumClock
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。(based Altera FPGA series (Cyclone EP1C3T144C8) , Verilog HDL, MAX7219 Digital Display chips, 4x4 matrix keyboard, TDA2822 chip power amplifier and loudspeakers of the "Electronic Circuit Design)
- 2021-01-16 22:18:50下载
- 积分：1
-
FPGA 蜂鸣器
1. 蜂鸣器实验
（1） 频率设定
音乐来自震动，为了区别音调，需要有不同的震动频率。制作一个最底层的变频器，依据传入的分频值从100MHZ分频至相应音调的震动频率，将这一震荡信号接到蜂鸣器。
为了标志低中高
- 2022-02-13 05:59:25下载
- 积分：1
-
asynchronous-fifo
同步fifo的调用程序，调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
- 2013-08-23 21:58:56下载
- 积分：1
