登录
首页 » Verilog » AHB 转移到 APB 源和建业读/写 verilog 代码

AHB 转移到 APB 源和建业读/写 verilog 代码

于 2022-04-10 发布 文件大小:6.31 kB
0 97
下载积分: 2 下载次数: 1

代码说明:

转换AHB外围转移到APB转移16槽孔APB桥提供高速AHB之间的界面域和低功率的APB域。大桥出现在AHB奴隶,而在APB,它是主人。读取和写入的AHB接送转换成相应的APB传输。由于APB不流水线,等待状态转移过程中加入,并从建业的时候在AHB需要等待APB协议。在AHB到APB桥包括一个状态机,它被用来控制产生的APB和AHB输出信号,以及地址解码逻辑,用于生成所述APB外设选择线。在系统中使用的所有寄存器被从的上升沿时钟系统时钟HCLK,并使用异步复位HRESETn

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • HwLog10
    用verilog写的,基于查表法实现的LOG10运算器,在Altera FPGA中应用。(It is a verilog design of LOG10 calculation unit, which is based on LUT arithmatic. And it is applicated in Altera FPGA.)
    2021-04-07 15:59:01下载
    积分:1
  • 基于FPGA的DDR3控制器
    这个代码为基于XILINX FPGA的DDR3控制部分,实用性很强,忍痛拿来分享,望各位笑纳。
    2022-04-13 09:35:34下载
    积分:1
  • DE2_115_TV
    DE2-115开发板TV摄像头成像程序,源码亲测可用,可加入边缘算法成像,实时显示轮廓,速度流畅(The DE2-115 development board TV camera imaging procedures, the pro-test in the source can be added to the edge algorithms imaging, real-time display contours, fast-paced)
    2020-07-09 19:18:55下载
    积分:1
  • ddr3_sun
    使用DDR3IP核进行仿真,写入读取数据(Using DDR3IP core to simulate, write and read data)
    2021-01-07 00:48:53下载
    积分:1
  • verilog
    用fpga制作一个音乐播放器,此为浙江大学信电系fpga教程大实验成果。(Use fpga make a music player, this is the letter Electrical Zhejiang University fpga tutorial big experiment results.)
    2020-12-14 09:09:14下载
    积分:1
  • sha1_v01
    基于FIPS 180-4标准的SHA-1算法的verilog HDL实现,分模块分别实现(FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve)
    2012-09-20 14:57:19下载
    积分:1
  • design_pcie-based-on-FPGA
    the interface design of pcie based on FPGA
    2015-12-17 15:52:45下载
    积分:1
  • IEEE Standard for Verilog 2005
    说明:  verilog 2005 IEEE 标准手册(IEEE Standard for Verilog 2005 Hardware Description Language)
    2020-02-10 22:07:05下载
    积分:1
  • uart_test
    说明:  用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)
    2019-03-13 14:15:24下载
    积分:1
  • sinwave
    使用verilog hdl语言编程正弦波信号,能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )
    2013-09-18 15:27:27下载
    积分:1
  • 696518资源总数
  • 105267会员总数
  • 12今日下载