-
4-code
设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能。(Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.)
- 2016-05-24 17:00:31下载
- 积分：1
-
SineGen
Basic VHDL code to create a sine wave generator for an FPGA board.
- 2014-01-24 01:04:15下载
- 积分：1
-
NIOSII-Qsys_v1.3.1
黑金刚FPGA开发板使用说明文档，讲诉了NIOS和Qsys的详细开发步奏，值得学习。(KINGBOX FPGA development board documentation, recounts in detail the development of step-outs and Qsys NIOS, it is worth learning.)
- 2015-03-25 13:42:03下载
- 积分：1
-
Verilog HDL程序LDPC编码器
LDPC编码的Verilog HDL程序源代码，包括仿真数据等，内容比较全，用quartusII仿真的。
- 2022-07-25 21:52:30下载
- 积分：1
-
1024bit RSA_IP verilog实现 附文档
RSA加密算法IP，用verilog实现，结构清晰，注释全面，其中包括verilog的源代码，testbench和日文的设计说明文档
./RSA_tb.v
./RSA1024_RAM.v
./RSASpec2007Oct11.pdf
- 2022-02-20 18:48:24下载
- 积分：1
-
FPGA编程：基于Verilog实现的计时器
功能说明：实现倒计时、按键可实现暂停/继续、时间设置、清零
附加说明：倒计时到零时，蜂鸣并闪烁；暂停时，时间分隔符闪烁；设置时，当前设置位闪烁。
按键说明
非设置状态：
数字显示不为0时，按enter键在计时与暂停状态进行切换，长按秒进入设置状态，长按5秒清零并进入暂停状态;
全为零时按enter键进入设置状态;
设置状态：
按enter进入计时状态
长按一秒置零
长按5秒置零并进入暂停状态
- 2022-03-29 03:59:56下载
- 积分：1
-
不动点在Verilog的真正功能
此功能需要写在你的模块结束或在您的测试台，显示你的定点实数。
- 2022-01-30 18:42:57下载
- 积分：1
-
clock
Quartus II软件设计数字电子钟，使用verilog语言编写各个
模块生成symbol files，再用原理图方式制作顶层文件。
完成的功能有：能够显示时、分、秒；具有清零，调节分钟的功能；
具有整点报时功能，声响电路发出叫声；
(failed to translate)
- 2013-05-07 10:11:31下载
- 积分：1
-
alu
the 8 bit alu by verilog
- 2011-05-26 11:25:43下载
- 积分：1
-
基于FPGA的QPSK调制解调
基于FPGA的QPSK调制解调，正交调制输出，解调包括NCO,载波同步，定时同步。modelsim仿真实测通过。
- 2022-02-12 13:01:39下载
- 积分：1
