网站首页

FPGA编程：基于Verilog实现的计时器

于 2022-03-29 发布文件大小:2.50 kB

 0  47

下载积分: 2 下载次数: 1

我要下载

代码说明：

功能说明：实现倒计时、按键可实现暂停/继续、时间设置、清零附加说明：倒计时到零时，蜂鸣并闪烁；暂停时，时间分隔符闪烁；设置时，当前设置位闪烁。按键说明非设置状态：数字显示不为0时，按enter键在计时与暂停状态进行切换，长按秒进入设置状态，长按5秒清零并进入暂停状态; 全为零时按enter键进入设置状态; 设置状态：按enter进入计时状态长按一秒置零长按5秒置零并进入暂停状态

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

整个工程代码
掌握SDRAM数据读写、刷新、初始化以及FPGA串口收发时序，熟练FIFO IP核的生成和调用。(Master SDRAM data read and write, refresh, initialization and the timing of sending and receiving of the serial port of the FPGA, skilled in the generation and invocation of the FIFO IP core.)

2019-01-21 17:21:27下载

积分：1
digital_lock_vga_display
Altera DE1平台的数字密码锁设计，可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)

2017-10-31 10:41:38下载

积分：1
MAC_TxScheduler
Ethernet MAC-MII interface of Transmit

2014-02-15 00:35:25下载

积分：1
prueba
Test for VHDL just a student version

2016-11-17 18:49:33下载

积分：1
uart-for-fpga
Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA. Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit! The UART controller was simulated and tested in hardware.

2020-06-24 22:00:02下载

积分：1
ECHO_DE2
Very good info. for RS-232 echo VHDL code .

2008-05-31 00:41:53下载

积分：1
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)

2013-08-18 14:49:14下载

积分：1
can总线
说明： SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)

2019-11-15 10:07:14下载

积分：1
Verilog-Generator-of-Neural-Networks
利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)

2018-11-22 15:26:05下载

积分：1
Verilog模块的缓存设计
这是；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。这是包含所有的额外的模块，电路和所需的执行。

2022-02-07 14:00:32下载

积分：1

696518资源总数
104297会员总数
29今日下载

FPGA编程：基于Verilog实现的计时器

0 个回复

热门标签

热门下载