-
polyPhaseFilter
说明： 数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
- 2019-12-24 09:58:51下载
- 积分：1
-
spi
SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解)(SPI in Verilog implementation (a very comprehensive and detailed, but also with the SPI algorithm annotation))
- 2011-06-30 11:21:04下载
- 积分：1
-
FPGA的SRAM存储器的控制程序，包括时序测试
FPGA的SRAM存储器的控制程序，包括时序测试-FPGA
- 2023-03-19 08:20:03下载
- 积分：1
-
awb
自动白平衡的verilog实现
通过逻辑实现了白平衡算法(awb design awb design awb design awb design awb design )
- 2012-09-04 13:09:50下载
- 积分：1
-
Lesson1
FPGA课件，个人感觉不错，希望对大家有帮助(FPGA software, personal feel good, I hope all of you help)
- 2009-06-13 10:27:35下载
- 积分：1
-
08EE06EDA 实验 4（VHDL 状态机设计_序列检测器）6/7/2008
08EE06EDA 实验 4（VHDL 状态机设计_序列检测器）6/7/2008-design thesis requirement by vhdl
- 2022-03-29 09:41:25下载
- 积分：1
-
sp6des
串行数据开发实用代码， 适合初级学习者使用 很不错(Serial data to develop a practical code for primary learners use very good)
- 2013-01-10 14:54:11下载
- 积分：1
-
加减法器
可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)
- 2017-07-19 20:52:42下载
- 积分：1
-
FPGAshixu
FPGA经验总结：时序是设计出来的
我们在做详细设计的时候，对于一些信号的时序肯定会做一些调整的，但是这种时序的调整最多只能波及到本一级模块，而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)
- 2015-03-13 10:27:51下载
- 积分：1
-
Hardware-CNN-master
说明： Convolutional neural network code for fpga
- 2019-02-27 15:21:22下载
- 积分：1
