登录
首页 » VHDL » 基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用...

基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用...

于 2023-07-14 发布 文件大小:16.13 kB
0 42
下载积分: 2 下载次数: 1

代码说明:

基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog编写随机数产生源程序,在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的...
    verilog编写随机数产生源程序,在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的-random number generator to prepare Verilog source code, in the hardware circuit design applications. This procedure is in the LFSR and a CASR based on the
    2023-03-24 01:00:04下载
    积分:1
  • DE2 SOPC LCM
    DE2 S O P C 用硬件语言 描述地 开发板上测试 CLM模块 实现视频传输-DE2 SOPC LCM
    2022-07-01 11:31:51下载
    积分:1
  • daojishi
    用VHDL实现60秒倒计时的功能 倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)
    2021-05-07 07:28:36下载
    积分:1
  • VHDL_PS2
    Spartan3e keyboard ps2
    2010-01-28 18:38:40下载
    积分:1
  • usb_latest[1].tar
    sub opercore USB CRC5 and CRC16 Modules //// //// //// //// //// //// Author: Rudolf Usselmann //// //// rudi@asics.ws //// //// //// //// //// //// Downloaded from: http://www.opencores.org/cores/usb/(sub opercore USB CRC5 and CRC16 Modules//////////////////////// Author: Rudolf Usselmann//////// rudi@asics.ws//////////////////////// Downloaded from: http://www.opencores.org/cores/usb/)
    2009-11-17 13:53:06下载
    积分:1
  • IFFT
    OFDM中的IFFF模块实现,基于verilog实现,通过验证(OFDM module in IFFF)
    2010-05-28 21:16:54下载
    积分:1
  • uart
    使用FPGA实现UART收发。支持多种波特率。(Using FPGA to achieve UART transceiver.)
    2020-11-07 15:29:50下载
    积分:1
  • update-for-the-item-CVFX-C02
    This is the update firmware for CVFX-C02, 7" motorized touch screen car dvd player gps
    2013-06-30 03:39:08下载
    积分:1
  • basic_cpu_mano_ise_vhdl
    morris mano basic vhdl code in ise
    2014-01-13 05:52:01下载
    积分:1
  • huawei
    华为内部资料,包括verilog电路设计,硬件工程师手册,verilog约束,synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)
    2015-07-11 20:08:52下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载