-
stopwatch
数字秒表的VHDL代码。当设计文件加载到目标器件后，设计的数字秒表从00-00-00开始计秒。，直到按下停止按键（按键开关S2）。数码管停止计秒。按下开始按键（按键开关S1），数码管继续进行计秒。按下复位按键（核心板上复位键）秒表从00-00-00重新开始计秒。(The VHDL code for digital stopwatch. When the design document loaded into the target device, the designed digital stopwatch count the seconds from the 00-00-00. Until you press stop key (key switch S2). Nixie tube stop count seconds. Press the start button (key switch S1), the digital control continue to count seconds. Press the reset button (core panel reset button) to restart the stopwatch count seconds from the 00-00-00.)
- 2010-03-02 17:17:58下载
- 积分：1
-
uart
uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)
- 2020-06-20 20:00:02下载
- 积分：1
-
数字滤波器
5阶数字滤波器
使用了coregenerator产生的multiplier，这个应该是最节省资源的方式了
- 2022-05-09 00:43:27下载
- 积分：1
-
ADS8509
FPGA驱动高输入电压范围的ADS8509芯片，采样范围广，适合前端大信号处理(FPGA drive a high input voltage range ADS8509 chip, sampling a wide range, suitable for large front-end signal processing)
- 2015-08-10 22:03:59下载
- 积分：1
-
GPS基带处理的verilog代码
GPS软件接收机基带处理的verilog程序，通过解扩解调，同步等过程将中频数据转换为原始导航数据
- 2022-03-24 13:40:54下载
- 积分：1
-
示波器设计源工程
说明： 示波器设计，首先，AD模块对模拟信号进行采样，触发电路根据采样信号判断触发条件。满足触发条件后，连续采样一定数量的点（本系统中为640个点），存储到RAM中。峰峰值、频率计算模块对RAM中储存的波形数据进行计算，得到波形的频率以及峰峰值；VGA模块将波形显示出来，并显示计算得到的峰峰值和频率数值。(Firstly, the ad module samples the analog signal, and the trigger circuit judges the trigger condition according to the sampling signal. After meeting the trigger conditions, a certain number of points (640 points in this system) are sampled continuously and stored in RAM. The peak to peak and frequency calculation module calculates the waveform data stored in RAM to obtain the frequency and peak to peak of the waveform; the VGA module displays the waveform and displays the calculated peak to peak and frequency values.)
- 2021-01-02 17:29:54下载
- 积分：1
-
AD9516VERILOG
通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)
- 2021-03-15 12:09:23下载
- 积分：1
-
基于spartan 3e 的lcd显示屏驱动
该程序用verilog语言描写了一段驱动spartan 3e 板子上的1602 lcd 显示屏驱动程序包含其中，其中第一行显示level score life. 第二行显示00,01 03 时钟选择板子上自带的50m时钟。 驱动严格按照时序来写双航显示。
- 2022-01-26 06:11:11下载
- 积分：1
-
0702
七段数码管显示数字时 使用VHDL语言编写(VHDL The seven-segment LED display digital clock)
- 2013-03-25 22:31:09下载
- 积分：1
-
FPGA-DSP
FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
- 2017-05-31 10:36:17下载
- 积分：1
