网站首页

数字滤波器

于 2022-05-09 发布文件大小:3.76 kB

 0  53

下载积分: 2 下载次数: 1

我要下载

代码说明：

5阶数字滤波器使用了coregenerator产生的multiplier，这个应该是最节省资源的方式了

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

AHB_SRAM
实现AHB转SRAM接口实现，支持猝发，零等待延迟(Implementation of AHB to SRAM Interface)

2019-04-28 11:41:48下载

积分：1
Motion_control
基于FPGA的运动控制系统设计，包含位置、速度控制等(motion control)

2020-11-29 13:09:28下载

积分：1
基于FPGA的13位Barker码的实现
资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。

2022-05-08 17:15:54下载

积分：1
AHB 接口
这是 AHB 仿真套件。它包含以下文件：ahb_def.v-定义文件ahbmst.v-AHB 主模型ahbslv.v-AHB 奴隶模型ahbarb.v-AHB 仲裁模型ahbdec.v-AHB 解码器模型testbench.v-顶级水平测试台架文件ahb_stimuli.v-样品 AHB 刺激文件qm_ahbmst_ (test_) 任务（1，2）的媚眼-AHB 主设备和从设备测试矢量文件ahbmodel.spj-筒仓三模拟项目文件

2022-07-05 12:16:19下载

积分：1
双端口 ram，读写
此代码包含真正的双端口 ram 接口使用 verilog 代码。在这里，您可以检查读的操作，写操作。通过仿真验证。包括的每个行的注释，理解的操作和流程的代码。去通过它以供参考。

2023-02-16 16:10:04下载

积分：1
32 bit shifter verilog fpga
应用背景32 位数字移位器，可用于乘法器的实现关键技术32位数字移位器，采用查招标的方式，基于FPGA和Verilog语言

2022-07-28 04:32:07下载

积分：1
CACPU
basic cpu design in verilog

2016-01-11 23:26:01下载

积分：1
仲裁者Verilog
这是编码在 Verilog 用于由 4 个不同端口循环赛样式选择仲裁。理解的状态机的概念，最后我已经编写了代码和台架测试，验证之后它彻底，请看下面的代码，注意;-它是有一个轮循仲裁设计一样我们的任务和功能的一部分是，它不得不等待下一个请求按递增的顺序，直到它给格兰特为该请求。

2023-03-20 13:05:03下载

积分：1
step-motor
how to use step motor control

2013-02-04 13:12:25下载

积分：1
SD卡读取图片显示例程
基于verilog的SD卡读取图片显示例程的实验基于verilog的SD卡读取图片显示例程的实验基于verilog的SD卡读取图片显示例程的实验基于verilog的SD卡读取图片显示例程的实验基于verilog的SD卡读取图片显示例程的实验

2022-03-21 20:22:44下载

积分：1

696518资源总数
104298会员总数
46今日下载

数字滤波器

0 个回复

热门标签

热门下载