网站首页

基于FPGA的13位Barker码的实现

于 2022-05-08 发布文件大小:289.36 kB

 0  67

下载积分: 2 下载次数: 1

我要下载

代码说明：

资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

PWM
自己编写的verilog语言 PWM实现的一种方法希望有用(verilog PWM)

2015-04-05 18:23:37下载

积分：1
LaurentCPM
Laurent程序,用于CPM信号的调制,接收和分解,译码,以及判断(Laurent procedures for CPM modulation of the signal, and decomposition receiving, decoding, and to determine)

2013-08-16 01:32:40下载

积分：1
Verilog 汽车尾灯
汽车尾灯控制能够实现直行左转右转左转刹车右转刹车直行刹车故障等情况下的车灯控制汽车尾灯控制能够实现直行左转右转左转刹车右转刹车直行刹车故障等情况下的车灯控制

2022-05-17 08:27:12下载

积分：1
Tutorial.tar
zedboard partial reconfiguration tutorial

2015-04-08 01:32:35下载

积分：1
gtx
ip core of the transceiver gtx

2019-04-02 00:10:03下载

积分：1
8 位加法器 verilog
嘿，这里是 ise 格式代码为 xilinx 软件 verilog 的 8 位固定点编码使用此编码与测试工作台为例

2022-07-01 13:04:00下载

积分：1
Dice_game
VHDL Project for beginners. Electronic dice game. Perfect for Spartan devices.

2011-02-22 22:07:59下载

积分：1
VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
VHDL Code For Full Adder By Data Flow Modelling

2013-11-08 00:39:04下载

积分：1
vhdl
vhdl常见小实验代码，包括二进制比较器，4选1,8421十进制，8421转化成格雷码，8421余三码，分频器，数据码译码器，二进制减计数器，四位环形计数器等(VHDL common small experiment code)

2020-06-24 13:00:02下载

积分：1
c51
51数字钟带各种扩展年，月，日等并且可预置。用汇编语言写的(51 digital clock with extended assembly language)

2012-11-09 08:41:02下载

积分：1

696518资源总数
104305会员总数
11今日下载

基于FPGA的13位Barker码的实现

0 个回复

热门标签

热门下载