登录
首页 » Verilog » 轮循机制

轮循机制

于 2022-02-03 发布 文件大小:481.24 kB
0 68
下载积分: 2 下载次数: 1

代码说明:

" 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 (reset_n,赤  角,必需,授予) ; 输入的 reset_n,赤  角 ; 输入 [4:0] 必需 ; 输出 [4:0] 补助金 ; reg [4:0] 格兰特 = 4"b0000 ; reg [7:0] 的状态 ;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 20080931
    Design approach for VHDL and FPGA Implementation of Automotive Black Box using CAN Protocol
    2009-10-23 00:20:47下载
    积分:1
  • VHDL-DDS
    基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
    2013-06-27 15:16:15下载
    积分:1
  • lab_5
    Introduction to learn laboratry with altera quartus II 9.1
    2016-12-12 01:24:52下载
    积分:1
  • 信号发生器
    一个vivado和matalab混合编程的信号发生器,注意要把vivado里面的核文件路径改一下(A signal generator with mixed programming of vivado and matalab, pay attention to changing the path of the core file in vivado)
    2019-06-18 10:34:09下载
    积分:1
  • cordic
    verilog编写的数字信号发生器NCO用CORDIC方法实现产生sin cos信号,流水线结构,简单实用。(verilog prepared by the digital signal generator NCO using CORDIC method implementation generate sin cos signal, pipelined architecture, simple and practical。)
    2021-04-09 11:38:59下载
    积分:1
  • lcd
    1602是目前最常用的显示器件,本例是通过verilog 代码实现1602的显示(1602 display)
    2011-01-04 14:10:31下载
    积分:1
  • 97小波_2D_2Level
    97小波_2D_2Level的FPGA实现,适用的97提升小波变换,包含了完整的97小必争变换和反变换
    2022-02-22 00:51:44下载
    积分:1
  • 游戏所有侵略者都都属于我们的 Verilog
    接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘,VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏,玩家控制通过横向穿过屏幕的底部,并射击,降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人,并通过挣点,用激光导弹射击它。打败外星人带来另一波更难,一个循环,可以继续下去。外星人企图破坏家船由它射击,虽然他们接近底部屏幕。如果他们到达底部,外星人入侵成功,游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段: 游戏开始阶段: 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段: 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪,因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式: 如果他/她获取由外来导弹射击 3 次,或如果外星人波收益这样远了,他们到达了街垒水平 (这表明成功的外星人入侵 !)。游戏结束阶段: 上输掉了比赛,游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏,并恢复拯救地球
    2022-07-18 01:27:20下载
    积分:1
  • Median Filter
    基于FPGA开发3*3模板的Median Filter,均值滤波器的缺点是,会使图像变的模糊,原因是它对所有的点都是同等对待,在将噪 声点分摊的同时,将景物的边界点也分摊了。为了改善效果,就可采用加权平均的方式来构造滤波器。
    2022-03-02 06:34:09下载
    积分:1
  • FPGA中VGA接口
    基于 FPGA的 VGA 接口的实例,在这里,我们先要考虑 vga_interface.v 支持的图像分辨率,亦即 16x 16 。所以 RAM 所需要的储存空间是 16Bits x 16Words。RAM 和 FIFO 一样,要访问 RAM 的时候都需 要拉高 xx_En_Sig 信号。由于RAM 包含 16Bits 所以 Write_Data 和 Read_Data, 皆 是16 位的位宽。当然,16Words 表示了 xx_Addr_Sig 是 4位的位宽。
    2022-12-04 02:40:07下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载