VHDL-DDS
于 2013-06-27 发布
文件大小:1KB
0 59
下载积分: 1
下载次数: 16
代码说明：
基于FPGA的DDS信号源设计，32位相位累加器，产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
