登录
首页 » Verilog » FPGA中VGA接口

FPGA中VGA接口

于 2022-12-04 发布 文件大小:23.65 MB
0 64
下载积分: 2 下载次数: 1

代码说明:

基于 FPGA的 VGA 接口的实例,在这里,我们先要考虑 vga_interface.v 支持的图像分辨率,亦即 16x 16 。所以 RAM 所需要的储存空间是 16Bits x 16Words。RAM 和 FIFO 一样,要访问 RAM 的时候都需 要拉高 xx_En_Sig 信号。由于RAM 包含 16Bits 所以 Write_Data 和 Read_Data, 皆 是16 位的位宽。当然,16Words 表示了 xx_Addr_Sig 是 4位的位宽。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • tdma_code
    tdma参数化模块。可以自动生成2的n次的tdma哥时隙,用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)
    2013-09-03 21:52:51下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • frequency-digital-phase-measuring-
    低频数字式相位测量仪,数码管显示相位差,精度为0.1(Low frequency digital phase measuring instrument, digital pipe display phase difference )
    2011-08-10 00:45:49下载
    积分:1
  • pingpong
    用Verilog代码实现的乒乓操作,用Verilog代码实现的乒乓操作(Verilog pingpong)
    2016-01-15 17:35:06下载
    积分:1
  • ConvolutionWithViterbiDecoding
    QPSK调制下的(5,7)卷积码的编码和维特比译码与BPSK调制下(5,7)卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)
    2020-12-12 20:09:15下载
    积分:1
  • AHB
    AHB_Verificaion_Code
    2020-10-21 12:07:25下载
    积分:1
  • ex4
    statemachine project for my school
    2011-12-02 21:07:27下载
    积分:1
  • ad0809
    对ad0809的控制代码( ad0809control)
    2010-08-28 15:00:50下载
    积分:1
  • 道路检测
    以Cyclon II 系列芯片EP2C35F672C6N 为核心的开发板,用verilog语言描述高速公路上汽车行驶的状态,检测t时刻高速公路上汽车行驶的是否在当前规定的车道内。
    2022-07-05 03:48:17下载
    积分:1
  • Verilog DDS发生器的实现
    一个从0-1MHZ的正弦DDS发生器,如果你对Verilog语言以及FPGA有兴趣的话,这个可以作为一个入门的教程。有兴趣的朋友们可以来下载,如果有什么不懂的地方可以随时请教楼主,如果代码中有什么问题的话,也可以向楼主提出改正。
    2022-05-27 11:34:39下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载