网站首页

原创verilog_16bit_risc_cpu，带相关PPT和testbench

于 2022-01-26 发布文件大小:1.07 MB

 0  59

下载积分: 2 下载次数: 1

我要下载

代码说明：

原创verilog_16bit_risc_cpu，带相关PPT和testbench尚未进行冲突处理，代码还比较简单，方便新人学习，毕竟处理冲突后代码将会复杂很多。继续关注我吧！等我做好优化和冲突处理后，还会放出来，现在已经想好思路了，就差通宵敲代码和调试了。给我动力，我就可以翱翔蓝天！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

can-lite-vhdl-master
CAN VHDL Code. Behavioral implementation of CAN bus interface.

2021-01-19 21:48:41下载

积分：1
hdb3_v3
Quartus环境下使用Verilog编写的HDB3编解码程序，RTL和时序仿真已过(Quartus under the environment of a HDB3 protocol procedures written in Verilog, RTL and timing simulation has be passed)

2015-11-24 21:56:05下载

积分：1
加法器和乘数
不同类型的加法器和乘法器在 verilog 中实现。这些都是：携带看加法器，carryskip 加法器，booth 型乘法器，阵列乘法器

2022-05-20 12:07:35下载

积分：1
read-string-from-FLASH
read data of type character from flash memory

2013-09-08 03:49:15下载

积分：1
频率除以 3 计数器
频率除以 3 的计数器。用于筛选器图形。所需的频率获取除以 3。

2022-03-26 18:51:30下载

积分：1
hanming
用Verilog语言实现汉明编码，很粗燥，是大三的时候做的(With the Verilog language Hamming code, it is rough dry, a junior at the time to do)

2010-10-01 13:08:16下载

积分：1
VHDLman
VHDL book for reference

2010-01-18 17:40:26下载

积分：1
CPU_Verilog
此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)

2017-07-06 19:45:33下载

积分：1
8b10b
8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)

2021-01-27 09:48:41下载

积分：1
synthesis-bandstop-filters
本例介绍直接合成带阻滤波器的方法，n阶滤波器能实现n个传输零点(A direct synthesis technique of a new class of bandstop coupled resonator elliptic filters is presented. Two different coupling schemes, which both include source–load coupling are used. The first coupling and routing scheme is the standard folded structure used in implementing bandpass elliptic filters with transmission zeros using resonators.)

2013-03-12 18:19:01下载

积分：1

696518资源总数
104305会员总数
11今日下载

原创verilog_16bit_risc_cpu，带相关PPT和testbench

0 个回复

热门标签

热门下载