登录
首页 » Verilog » 频率除以 3 计数器

频率除以 3 计数器

于 2022-03-26 发布 文件大小:231.32 kB
0 107
下载积分: 2 下载次数: 1

代码说明:

频率除以 3 的计数器。用于筛选器图形。所需的频率获取除以 3。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • commonly used verilog skills
    它有verilog的学习例程,非常好的学习。分享是好的。请检查它,初学者练习很好。我喜欢并分享它,希望它对其他人也有用
    2022-03-07 10:50:46下载
    积分:1
  • FPGA RAND 生成伪随机数
    FPGA生成伪随机数,希望对加密的童鞋有用(FPGA generates pseudo-random numbers, we want to be useful)
    2013-08-05 16:43:55下载
    积分:1
  • music
    说明:  是用VHDL语言编写的乐曲演奏程序,详细的写了各个模块的子程序(VHDL language is the music playing program)
    2009-08-17 08:52:31下载
    积分:1
  • HB1
    说明:  半带滤波器,用于sigma-delta DAC中的设计(Half-band filter for sigma-delta DAC design)
    2020-12-23 10:29:06下载
    积分:1
  • 20753
    基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻,未来,FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一,面对这样的发展趋势,你还能简单地将FPGA 当成一种逻辑器件吗?还能对FPGA 的发展无动于衷吗?(基于VHDL的FPGA开发快速入门·技巧·实例 )
    2013-12-19 09:33:31下载
    积分:1
  • vote7
    说明:  自己设计的一个其人投票系统,对于VHDL初学者可以参考下(One of their own design their human voting system, for VHDL beginners can refer to the following)
    2009-08-30 09:25:04下载
    积分:1
  • AES(Rijndael)IP核的Verilog代码
    应用背景16字节的块大小16字节的密钥大小单独的密码(加密)块单独的倒密码(解密)块注册密钥扩展模块verilog写的关键技术简单的AES(Rijndael)IP核。我曾试图平衡这一实施,并权衡规模和性能。目标是要能够以低成本Xilinx的Spartan系列FPGA还能够尽可能的快。正如一个可以从下面的实施结果来看,这个目标已经实现!不同的关键尺寸本标准其他实现(192 &;256位)和性能属性(如全流水线的超高速版)市售asics.ws。尽管没有官方的测试已经完成,我们认为这个核心是完全符合FIPS-197(PDF)。更多信息见核心文档;
    2022-01-22 15:48:20下载
    积分:1
  • Enc8b10b
    说明:  serdes中的8B/10B编码 verilog实现(Implementation of 8B / 10B coding Verilog)
    2020-09-13 01:37:58下载
    积分:1
  • lowpass
    低通滤波器(由matlab和simulink两种方法实现)源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)
    2013-03-13 18:36:40下载
    积分:1
  • ldpc
    低密度校验码 ,很好用的代码,功能已经实现编码和译码(fpga ldpc)
    2014-04-09 10:24:51下载
    积分:1
  • 696518资源总数
  • 104734会员总数
  • 23今日下载