登录
首页 » Verilog » 加法器和乘数

加法器和乘数

于 2022-05-20 发布 文件大小:2.87 kB
0 50
下载积分: 2 下载次数: 1

代码说明:

不同类型的加法器和乘法器在 verilog 中实现。这些都是: 携带看加法器,carryskip 加法器,booth 型乘法器,阵列乘法器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • scramble
    基于VHDL实现加扰器解扰器的设计,与仿真。(VHDL-based scrambler descrambler design and simulation.)
    2013-01-11 20:15:54下载
    积分:1
  • 光纤陀螺仪信号调制解调Verilog源码
    内容为干涉式光纤陀螺仪信号调制解调Verilog源码,包含整个基于altera FPGA的工程文件。
    2022-01-25 15:14:49下载
    积分:1
  • Chebyshev-filter
    利用matlab设计了一个切比雪夫滤波器,并且对滤波器性能进行了仿真分析。(Using the matlab design a chebyshev filter, and has carried on the simulation analysis on filter performance. )
    2013-09-05 20:04:36下载
    积分:1
  • CAN总线通信
    can总线通信参考资料,实现can总线通信传输
    2022-08-25 10:10:50下载
    积分:1
  • i2c代码(简单读写1字节数据)
    i2c代码 可以从eeprom中写入并读出一字节数据  并用led显示   已调试成功
    2022-05-28 11:05:56下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • Add_sub_struc
    8位加减器,八位减法器与加法器,用过一个控制端可以自由变换,采用移位加法方式,用途广泛,利用减法位补码加法的理论实现。(8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of subtraction complement addition theory to achieve.)
    2012-05-14 20:36:26下载
    积分:1
  • CAN--for-FPGA
    FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错(FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA)
    2011-04-19 18:51:12下载
    积分:1
  • VCS_labs
    说明:  EDA软件VCS学习中用到的实际例子,都已经通过调试验证(Practical examples used in the learning of EDA software VCS have been verified by experiments.)
    2019-04-29 11:45:52下载
    积分:1
  • AM-800480SBTMQW-TW0-pdf
    800 x 480 / inch lcd
    2013-01-15 21:43:46下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载