CPU_Verilog
于 2017-07-06 发布
文件大小:12KB
0 55
下载积分: 1
下载次数: 1
代码说明：
此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
