登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:一年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. VHDL编写的数字钟,在Q

VHDL编写的数字钟,在Q-ii下编译,实现闹铃设置与定时闹铃,分时秒显示-VHDL prepared digital clock, in the Q-ii under the compiler to achieve regular alarm and alarm settings, time-seconds display

1
下载
53
浏览
2022-12-10发布

2. 基于FPGA的VHDL可以产生不同的音调,象音乐一样

基于FPGA的VHDL可以产生不同的音调,象音乐一样-based FPGA VHDL can produce different tones, like the same music

1
下载
62
浏览
2022-12-09发布

3. Clock_Dithering_Verilog this is a Clock u_dither, 大家想要做Verilog去抖动的可以参考....

Clock_Dithering_Verilog this is a Clock u_dither, 大家想要做Verilog去抖动的可以参考.-Clock_Dithering_Verilog this is a Clock u_dither, everybody want to make Verilog-jitter can refer to.

1
下载
48
浏览
2022-12-08发布

4. 脉冲多普勒雷达回波信号相干积累的VHDL源程序

脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source

2
下载
53
浏览
2022-12-08发布

5.

3-8译码器地简单实现,采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment

1
下载
65
浏览
2022-12-08发布

6. 伪随机二进制序列无符号17位计数器

这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。

1
下载
63
浏览
2022-12-08发布

7. altera EP1C6Q240C6开发板原理图

altera EP1C6Q240C6开发板原理图-altera EP1C6Q240C6 SCH

1
下载
69
浏览
2022-12-08发布

8. 使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。

使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。-The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.

1
下载
87
浏览
2022-12-07发布

9. 用VHDL实现视频控制程序(实现对图像的采集和压缩)

用VHDL实现视频控制程序(实现对图像的采集和压缩)-Using VHDL video control procedures (the achievement of the image acquisition and compression)

1
下载
47
浏览
2022-12-07发布

10. 《CPLDFPGA verilog DA0832调控

verilog da0832 cpldfpga control-verilog da0832 cpldfpga control

1
下载
56
浏览
2022-12-07发布

11. SPI的VHDL程序,经过quartus验证的,不错!

SPI的VHDL程序,经过quartus验证的,不错!-SPI of the VHDL program, after verification quartus, yes!

1
下载
88
浏览
2022-12-07发布

13. The full version of the multiplier. I believe there is not a small improvement f...

完整版的乘法器.相信对初学者有不小的提高-The full version of the multiplier. I believe there is not a small improvement for beginners

1
下载
66
浏览
2022-12-06发布

14. VHDL教学的经典之作,大家学习必看的书籍。

VHDL教学的经典之作,大家学习必看的书籍。-VHDL teaching classic, must-see U.S. study books.

1
下载
120
浏览
2022-12-05发布

15. 基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程...

基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程-FPGA-based UART controller, an optional baud rate, VHDL programming, Quartusii 6.0 platform, vhdl language programming

1
下载
51
浏览
2022-12-05发布

16. 单片机的4 am2901完整的VHDL程序,am2901

4位MCU AM2901的完整VHDL程序,AM2901为主程序,其他为实体库-4 MCU AM2901 complete VHDL program, AM2901-based procedures, other entities, the Treasury

1
下载
59
浏览
2022-12-05发布

17. an example HDL

an example HDL-Core with any basic gates.

1
下载
61
浏览
2022-12-05发布

18. FFT处理器,FPGA的设计,适用于信号处理技术参考…

FFT处理器的FPGA设计方法,适合做信号处理的技术人员参考,用FPGA实现-FFT processor, FPGA design, suitable for signal processing technology for reference, using FPGA to achieve

1
下载
85
浏览
2022-12-05发布

19. 基于FPGA的1024点流水线工作方式的FFT实现,适合fpga的技术人员做信号处理参考...

基于FPGA的1024点流水线工作方式的FFT实现,适合fpga的技术人员做信号处理参考-FPGA based on the work of the 1024-point pipelined FFT approach the realization of the technical staff for doing fpga signal processing reference

1
下载
64
浏览
2022-12-04发布

20. 计数器的VHDL语言

这个程序VHDL计数器计数二进制数并显示脉冲易于程序计数器的VHDL,我们需要了解逻辑电路的VHDL语言的程序员

1
下载
62
浏览
2022-12-04发布