▍1. 不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值...
不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值-A good introduction to verilog electronic documents, for the novice there is a good entry-level reference value
不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值-A good introduction to verilog electronic documents, for the novice there is a good entry-level reference value
FPGA设计的指导原则,很经典的!希望给大家方便-FPGA design of the guiding principles, it is classic! Want to give everyone easy
在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变PN码结构可以作为通用数列检测器-QuartusII use in AHDL language, the first PN generator designed to generate a data stream 11 throughout the cycle has an effective data = 2047 re-designing the state machine used to detect the serial data stream in sequence. The use of two counters were counting on the PN code, as well as counting the number of sequences occur. Changes in the structure of PN code series can be used as general-purpose detector
VHDL硬件描述语言与数字逻辑电路设计-VHDL hardware description language and digital logic circuit design
路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是一个5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有t的第0位
FPGA做VGA通讯的详细资料,我找了很久才收集起的,很有用,可供初学者学习实用-FPGA to do VGA communication details, I am looking for a long time before starting the collection, very useful for beginners to learn practical
ZBT SRAM控制器参考设计,xilinx提供,(ZBT SRAM是一种高速同步SRAM)-ZBT SRAM controller reference design for Xilinx (ZBT SRAM, a high-speed synchronous SRAM)
xilinx accel dsp实例项目工程-xilinx accel dsp project
lcd verilog hdl 源码 可以直接使用,适用modelsim-lcd verilog HDL source
很好的quartus软件仿真教程,flash版。-Good quartus software simulation tutorials, flash version.
Simple I2C controller -- 1) No multimaster -- 2) No slave mode -- 3) No fifo s -- -- notes: -- Every command is acknowledged. Do not set a new command before previous is acknowledged. -- Dout is available 1 clock cycle later as cmd_ack -Simple I2C controller-- 1) No multimaster-- 2) No slave mode-- 3) No fifo"s---- notes :-- Every command is acknowledged. Do not set a ne w command before previous is acknowledged.-- D is available out a clock cycle later as cmd_ack
自己去年做的实训项目,基于FPGA的VHDL的电子琴,可实现自动演奏与手动演奏,手动演奏是用PS2键盘听过按键来实现电子琴的发音,并且用VGA显示音符与音键,本设计采用模块化设计,底层使用代码,通过例化成原理图,最终在底层实现原理图之间的连接。
Xilinx CPLD源代码,使用XC9500系列CPLD,驱动液晶-Xilinx CPLD source code, use the XC9500 series CPLD, LCD Driver
16卫浮点FFT算法的VHDL实现,有测试文件。-16 floating-point FFT algorithm Wei VHDL realize, have the test paper.
次源码实现一个扩频接收机系统,用VHDL语言编写,并且有完整得测试程序-Second source to achieve a spread spectrum receiver system, using VHDL language, and have a complete test procedure was
本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读.
FPGA使用串口实现字节拼接传输更大的数据,通过修改代码可以实现任意字节的拼接,并通过自己设定通信协议可以实现与STM32的通信,达到简单而又高效率的通讯效果
应用背景交通信号灯,自动检测有无行人,根据检测的状态来调节灯的状态,完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯,有A、B两条路,装置自动检测A路口和B路口是否有人,RST信号能够将交通灯的状态置到A路绿灯亮,B路红灯亮,5秒钟检测一个状态,当A路口有人时,A路绿灯保持,每隔5秒检测一次,当A路口没有人了,绿灯变为黄灯,5S后再变为红灯,同时B路口变为绿灯,再5S后检测B是否有人,有人保持绿灯,没人变为黄灯,再变为红灯,依次进行~~
基于FPGA的17阶FIR滤波器VHDL代码及说明文档-fpga fir