▍1. ofdm_system_implementation_by_verilog
它是利用FPGA实现OFDM系统的整体设计,包括两部分,一部分是发射机,另一部分是接收机。
它是利用FPGA实现OFDM系统的整体设计,包括两部分,一部分是发射机,另一部分是接收机。
这是乘数 2 位数 4 位,第 4 部分实验室 6-行使的 Altera DE2 工具包的解决方案 乘数包括 2 位数 4 位输入,我使用的开关SW11−8 代表人数A 和交换机SW3−0 来表示 B.的十六进制值 A 和 B 都要上 7 段显示显示 HEX6 和 HEX4, 分别。结果 P = × B 是要显示在HEX1和HEX0上。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
采用verilog编写的经典的cordic算法,旋转模式,亲测可用,经过了9次旋转。cordic算法采用不断旋转求出正弦余弦值,是一种有效地迭代算法
在 verilog 代码 sdram 控制器. 在 first.rar-- matlab 代码是在 first.rar 为接收器分布给出了在 MATLAB 文件 clockTreeAssignment.m 中找到零偏差时钟直线树。 发现从根源到汇的延迟 (时钟延迟)。使用埃尔莫尔延迟-model(i.e no need to do SPICE simulation) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
zybo audio 音频播放,可以实现在pc端播放音乐然后在zybo上放出来,通过改变寄存器也可以从麦克风上我们自己说话然后通过音频口放出来
AES (高级加密标准) 是一种标准的加密算法。 它使用其定义自定义的子字节变换、 多项式乘法等进行加密。 请参阅附加的语言代码。 通过 Xilinx ISE 12 打开它。
在交通灯系统中(图1),路口A、B、C、D均需要红、黄、绿、左转四盏灯(用RYGL分别表示) ,并且每个路口都需要一个倒数的计时器,假设绿灯每次维持的时间是45 s ,在亮绿灯的最后5s亮黄灯5s作为提示 ,左转灯15s,在亮左转灯的最后5s亮黄灯5 s作为提示 ,红灯60s。交通灯系统大多是自动控来指挥交通的,但有时需要由交警手动控制红绿灯,所以要求设计的该交通信号系统需要具有该功能。
采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}
本代码是cache代码,采用最近最少使用算法。代码量大约1000-2000行,程序包括cache替换算法的实现。映像规则的选择,以及全部的仿真程序。
附件为三星K9系列flash控制器的verilog代码,已经编译ok且在FPGA开发板上验证通过了,验证环境为quartusii和modelsim联合平台上。关于K9系列flash的datasheet,网友们可以自己到网站上去找。此项目的flash大小为1024*32。
1、可以直接使用; 2、verilog编程; 3、可实现16X16矩阵键盘的按键输入; 4、可以播放音乐《梁祝》; 5、可以弹琴; 6、可以播放历史记录的按键值; 7、数码管可以实时显示按键值,播放音乐是也可以显示音符。
嘿,这里是 ise 格式代码为 xilinx 软件 verilog 的 8 位固定点编码使用此编码与测试工作台为例
本文主要介绍了Verilog HDL 语言的一些基本知识,目的是使初学者能够迅速掌握HDL 设计方法,初步了解并掌握Verilog HDL语言的基本要素,能够读懂简单的设计代码并能 够进行一些简单设计的Verilog HDL建模。 缩略语清单:对本文所用缩略语进行说明,要求提供每个缩略语的英文全名和中文解释。 参考资料清单:请在表格中罗列本文档所引用的有关参考文献名称、作者、标题、编号、发布日 期和出版单位等基本信息。
这 VHDL/Verilog 或 C/c + + 源代码并作为设计参考说明了如何实现这些类型的功能。这是用户的责任,来验证其设计的一致性和使用形式化验证方法的功能。
, verilog语言实现的高速DACAD9747的SPI接口及寄存器配置