登录
首页 » Verilog » 乘数 2 位数 4 位

乘数 2 位数 4 位

于 2022-07-05 发布 文件大小:672.30 kB
0 70
下载积分: 2 下载次数: 1

代码说明:

这是乘数 2 位数 4 位,第 4 部分实验室 6-行使的 Altera DE2 工具包的解决方案 乘数包括 2 位数 4 位输入,我使用的开关SW11−8 代表人数A 和交换机SW3−0 来表示 B.的十六进制值 A 和 B 都要上 7 段显示显示 HEX6 和 HEX4, 分别。结果 P = × B 是要显示在HEX1和HEX0上。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • pro1
    对用开发板上开关产生的信息做汉明编码并通过串口发送至电脑(The Hamming code is generated from the switch on the development board and sent to the computer through the serial port.)
    2018-11-15 17:01:21下载
    积分:1
  • cfo_correction
    说明:  OFDM载波同步,Verilog编写,完全正确!!!(verilog )
    2020-11-05 21:39:50下载
    积分:1
  • A Designers Guide to Asynchronous VLSI
    说明:  异步VLSI大规模电路设计的圣经,一本很经典的异步电路入门书籍(The Bible of Asynchronous VLSI Large Scale Circuit Design, A Classic Introduction to Asynchronous Circuits)
    2020-06-23 21:40:02下载
    积分:1
  • train_controler
    train controler by verilog
    2012-09-03 16:16:23下载
    积分:1
  • TLC1620
    基于FPGA的Verilog语言实现的六十进制计数器(FPGA-based Verilog language implementation of six decimal counter)
    2015-04-23 16:23:15下载
    积分:1
  • sram_test
    is61lv25616简单的verilog程序,完成sram读写(is61lv25616 simple verilog program, complete sram read and write)
    2013-07-18 11:16:50下载
    积分:1
  • i2c
    本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准,以主机模式与外围设备进行数据通信,对IIC从机模型进行读/读,读/写,写/写,写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失,自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)
    2019-06-18 12:18:10下载
    积分:1
  • SD_verilog
    说明:  该代码,只用了硬件描述语言Verilog在完成对SD卡控制器的编写,经济实用(The code, only the hardware description language Verilog in the completion of the SD card controller to prepare, economical and practical)
    2020-12-27 22:19:02下载
    积分:1
  • sixlift
    一个数字电路设计:六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
    2013-05-02 19:31:59下载
    积分:1
  • a
    说明:  用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)
    2013-07-21 15:03:31下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载