登录
首页 » VHDL » a

a

于 2013-07-21 发布 文件大小:1KB
0 61
下载积分: 1 下载次数: 1

代码说明:

说明:  用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104297会员总数
  • 29今日下载