-
数字时钟verilog HDL
应用背景设计要求：
1.有基础的实时数字钟显示功能，即时、分、秒的正常显示模式，并且在此基础上增加上，下午显示。
2.手动校准。按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1；按动方式键，将电路置于校分状态，以同样方式手动校分。
3.整点报时，仿中央人民广播电台整点报时信号，从59分50秒起每隔２秒发出一次低音“嘟”信号（信号鸣叫持续时间１Ｓ，间隙时间１Ｓ）连续５次，到达整点（00分00秒时），发一次高音“哒”信号（信号持续时间１S）。
4.闹时功能，按动方式键，使电路工作于预置状态，此时显示器与时钟脱开，而与预置计数器相连，利用前面手动校时，校分方式进行预置，预置后回到正常模式。当计时计至预置的时间时，扬声器发出闹铃信号，时间为半分钟，闹铃信号可以用开关“止闹”，按下此开关后，闹铃声立刻中止，正常情况下应将此开关释放，否则无闹时作用。
5.秒表功能。按start键开始计秒，按stop键停止计秒并保持显示数不变，直到复位信号加入。关键技术 根据总体设计以及各分模块的需要，将分立模块分为7个部分运用verilog HDL编程来实现。其分别为数字钟主体部分、手动设置、分频、整点报时、闹钟功能、秒表、控制显示和顶层8个模块。
数字钟主体部分主要由三个计数器组成，包括1个24进制计数器，作为小时计数器，2个60进制计数器分别作为分计数器和秒计数器。一个60进制计数器由一个6进制计数器和一个10进制计数器组成，由于都是比较简单的计数器，所以在用verilog设计时作为一个整体部分进行编程实现。同理小时计数器也作为整体部分来编程实现。
- 2022-02-18 14:19:22下载
- 积分：1
-
LDPCtest
ldpc编码器ru算法的verilog语言的完整实现，希望对您有用(ldpc encoder, RU, VERILOG，altera)
- 2021-01-07 14:08:53下载
- 积分：1
-
robust_fir_latest.tar
滤波器 Generaic FIR Filter(Generaic FIR Filter)
- 2011-11-17 15:51:23下载
- 积分：1
-
I2C 的ip核与testbench
I2C 的ip核与testbench，用verilog写的，包括master，slave reg
- 2022-07-20 04:57:20下载
- 积分：1
-
counter2
spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
- 2012-04-23 16:38:30下载
- 积分：1
-
SPI模块设计
一个串口通信传输的实验程序设计，在一般的通信协议中涉及到数据发送与接收的问题，为了快速实现数据的发送，通常使用的是串行传输的方法，把数据一个一个的发送出去，因此这里设计了一个发送程序。
- 2022-04-16 02:51:38下载
- 积分：1
-
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)
- 2013-09-30 09:51:04下载
- 积分：1
-
HDB3modelsim
说明： HDB3编码通过verilog实现，通过modelsim仿真(HDB3 coding is implemented by Verilog and simulated by Modelsim)
- 2020-06-18 05:20:02下载
- 积分：1
-
jiaotongdeng
数字电路课程设计，用VHDL实现交通灯的控制(Digital circuit design using VHDL control of traffic lights)
- 2014-06-16 18:26:53下载
- 积分：1
-
PID_Verilog
说明： 之前一直找不到自学编写了一个，PID案例，分享下(I have been unable to find a self-taught, compiled a PID case, share under)
- 2020-10-08 13:26:54下载
- 积分：1
