-
HDMI_FPGA
该源码可基于FPGA设置多分辨率的HDMI显示,且其包含了完整的时序和端口、地址映射,可以很方便的将其移植(The source code can be set based on FPGA multi-resolution HDMI display, and it includes a complete timing and port, address mapping, it can be easily transplanted)
- 2020-12-17 11:09:12下载
- 积分:1
-
自动售货机的Verilog
应用背景这里的目标是设计自动售货机控制器接受资金投入(我和)在任何序列,并提供产品时所需的量已沉积并给出了改变。在这里向用户提供附加设备。这是可以撤回的如果客户希望通过按一个按钮的话,存入的钱。并;规格:1。价格的产品= rs.3。2。可能的资金的投入= 20和1。3。产品为交付时达到rs.3或RS。4。按按钮有没有(普)表示取消交易和数额的返还沉积关键技术/ *
- 2022-03-19 18:10:13下载
- 积分:1
-
sd_models_verilog
测试过可用的SD仿真模型,VERILOG语言(SD card simulation modle, test OK)
- 2021-02-26 20:09:37下载
- 积分:1
-
tcpip_stack_v1_2
说明: 实现ARP、ICMP、UDP、TCP、IP和MAC全过程的传输,对TCP的连接、接收、发送、断开均经过测试,功能正常(Realize the transmission of ARP, ICMP, UDP, TCP, IP and MAC in the whole process, test the connection, reception, transmission and disconnection of TCP, and the function is normal)
- 2020-05-05 10:03:04下载
- 积分:1
-
乘数 2 位数 4 位
这是乘数 2 位数 4 位,第 4 部分实验室 6-行使的 Altera DE2 工具包的解决方案
乘数包括 2 位数 4 位输入,我使用的开关SW11−8 代表人数A 和交换机SW3−0 来表示 B.的十六进制值 A 和 B 都要上 7 段显示显示 HEX6 和 HEX4, 分别。结果 P = × B 是要显示在HEX1和HEX0上。
请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
- 2022-07-05 01:13:31下载
- 积分:1
-
dpll
说明: 在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
- 2020-06-21 01:00:02下载
- 积分:1
-
using_memory_allocation_mger
vmm primer的使用使用文档,和之前vmm primer源代码配套使用!(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)
- 2012-12-23 22:43:30下载
- 积分:1
-
CPUver2
这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。(
翻译关闭即时翻译
英语
中文
德语
检测语言
中文(简体)
英语
日语
这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。
This is a reference about a single cycle CPU design, top-level module which has been written, and the contents of the other modules exist in the form of comments, if run this code, those codes include the commented out and then each module is uncommented to commented code.)
- 2016-05-15 15:59:07下载
- 积分:1
-
TCON
用verilog编程的TCON模块(时序控制器)的程序(Verilog programming module with TCON (timing controller) program)
- 2013-06-26 10:50:59下载
- 积分:1
-
ofdm_system_implementation_by_verilog
它是利用FPGA实现OFDM系统的整体设计,包括两部分,一部分是发射机,另一部分是接收机。
- 2022-07-05 07:37:23下载
- 积分:1