网站首页

基于VHDL的1602显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

于 2023-06-18 发布文件大小:774.83 kB

 0  88

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于VHDL的1602显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-VHDL-based display program in 1602, contains the complete source code, locking pin, as well as download files documents can be directly downloaded using

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RobustVerilog_free1.2_win
RobustVerilog生成verilog工具(RobustVerilog version)

2021-01-22 18:18:41下载

积分：1
ppmencoder
一个八位的并行输入，串行输出的编码器；带有开头结尾帧。(It is an encode with eight palallel input and a serial output.)

2020-11-23 01:19:34下载

积分：1
18 x 18 华莱士树乘法器
经过测试的 VHDL 代码为 18 x 18 位华莱士树乘法器

2022-01-30 15:01:08下载

积分：1
Applicable to FPGA
适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT

2023-06-11 11:30:03下载

积分：1
spi_slave
说明： xilinx 平台的SPI从接口实现源码，供参考学习(used xilinx,slave-spi interface.)

2019-04-21 12:08:29下载

积分：1
CLOCK1027
设计了一个电子时钟，功能包括定点报时，设置闹钟，校时等(Designed an electronic clock, features include fixed-point timekeeping, setting alarms, school hours, etc.)

2018-07-01 18:11:41下载

积分：1
divider
用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)

2020-11-19 11:39:37下载

积分：1
agc_gen
AGC(自动增益放大) Verilog代码设计可以参考(AGC (automatic gain control) can refer to the Verilog code design )

2015-04-14 01:16:13下载

积分：1
非常好的SDRAM Controller 设计文档。工程必备
非常好的SDRAM Controller 设计文档。工程必备-SDRAM Controller Design of a very good document. Works required

2023-08-30 16:25:04下载

积分：1
vhdl_quick-learn
vhdl learnig material............

2015-08-07 19:09:24下载

积分：1

696518资源总数
104305会员总数
11今日下载

基于VHDL的1602显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

0 个回复

热门标签

热门下载