登录
首页 » VHDL » divider

divider

于 2020-11-19 发布 文件大小:1KB
0 92
下载积分: 1 下载次数: 6

代码说明:

  用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104305会员总数
  • 11今日下载