登录
首页 » VHDL » Verilog 下脉冲发生器的源代码,可用于模拟三相交流电过零点,主要用于调试一些类似SVC(无功补偿)控制器的一些算法...

Verilog 下脉冲发生器的源代码,可用于模拟三相交流电过零点,主要用于调试一些类似SVC(无功补偿)控制器的一些算法...

于 2023-06-15 发布 文件大小:745.63 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

Verilog 下脉冲发生器的源代码,可用于模拟三相交流电过零点,主要用于调试一些类似SVC(无功补偿)控制器的一些算法-Pulse generator under the Verilog source code, can be used to simulate three-phase alternating current zero-crossing point, mainly for debugging similar SVC (reactive power compensation) controller of a number of algorithms

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 696518资源总数
  • 104432会员总数
  • 16今日下载