登录
首页 » Verilog » 网络上的芯片

网络上的芯片

于 2023-04-01 发布 文件大小:9.08 kB
0 53
下载积分: 2 下载次数: 1

代码说明:

设计处理最小化路由器端口五口三个端口,这样我们可以节省功耗和面积。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Lab1_flash_led
    EGO_1流水灯显示代码步骤过程全都有适合初学者练手(EGO_1 nxoiaocijpwjcpoewopvkpowevko)
    2020-12-22 11:39:08下载
    积分:1
  • pidd
    verilog实现增量式PID算法,实测可用,带modelsim仿真(PID algorithm by verilog)
    2017-10-20 19:26:34下载
    积分:1
  • myfir
    verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件(order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file)
    2020-10-05 16:47:44下载
    积分:1
  • AD9469 FPGA 代码 软件无线电前端
    AD9469 FPGA 代码  软件无线电前端 AD9469 Verilog 代码  FIFO后数据处理等
    2022-04-19 09:18:49下载
    积分:1
  • FPGA——IP_RAM实验
    说明:  FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • 基于RAM的同步FIFO设计与实现
    资源描述该代码通过例化ram,然后再利用读写指针的比较来判断full和empty的状态,从而实现了同步FIFO的设计
    2022-09-09 11:40:03下载
    积分:1
  • PS2_kebord_controller
    PS2键盘控制器的VHDL源码,用FPGA直接读取键盘的输入并显示。(PS2 keyboard controller VHDL source code, with a direct FPGA to read keyboard input and displayed.)
    2010-10-15 18:13:27下载
    积分:1
  • NAND_flash_verilog_vhdl
    很好的NAND Flash 硬件驱动语言,支持VHDL和verilog 语言方便移植,如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。(NAND Flash Controller Reference This reference design is used to interface a NAND Flash device and provides a simple host end interface. The host end interface of this design is user-configurable. It provides buffer select signal, buffer write enable signal, address bus, data bus, error status signal, control and handshake signals for the user......)
    2021-03-08 22:59:28下载
    积分:1
  • 网络 UDP协议,支持ML605开发板,
    利用ISE本身的IP核,实现GMII的网络传输,在ML605开发板上调试过,可以跑,有兴趣的可以看看,相互学习嘛
    2022-11-29 23:45:04下载
    积分:1
  • 429recive
    实现FPGA接收429板卡发送的信号,并根据数据最后两位点亮相应的LED。(FPGA to achieve the 429 board to receive the signal sent, and according to the data of the last two of the corresponding LED.)
    2015-11-26 11:18:19下载
    积分:1
  • 696518资源总数
  • 104292会员总数
  • 28今日下载