登录
首页 » VHDL » myfir

myfir

于 2020-10-05 发布 文件大小:1KB
0 81
下载积分: 1 下载次数: 43

代码说明:

  verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件(order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file)

文件列表:

fir_tester.v,959,2013-04-04
my_fir_16_1.v,2226,2013-04-04

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104388会员总数
  • 18今日下载