网站首页

Verilog HDL

于 2023-03-01 发布文件大小:3.31 kB

 0  57

下载积分: 2 下载次数: 1

我要下载

代码说明：

aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

使用fpga基于积分分离的pid算法进行温控的程序
使用fpga基于积分分离的pid算法进行温控的程序，经实验证明很稳定-Fpga points based on the use of separate pid process temperature control algorithm, the experiment proved to be stable

2022-03-22 01:32:19下载

积分：1
FFT_FPGA_Verilog-master
xilinx ise开发环境中fft IP核调用，仿真(Xilinx ise development environment FFT IP core call, simulation)

2018-07-08 23:28:46下载

积分：1
用FPGA实现cordic算法
用verilog语言实现codic算法，按照原理敲出的代码，经仿真代码正确，效果理想

2022-07-11 04:17:04下载

积分：1
fifo
fifo是大多数设计中非常重要的模块；

2022-02-27 06:51:03下载

积分：1
bcdadd
4-Bit BCD Adder in Verilog

2014-03-26 09:29:21下载

积分：1
携带保存加法器
A 携带-保存加法器只是一组的一位全加法器，没有任何携带链接。请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-01-26 06:23:04下载

积分：1
light
基于FPGA的点灯游戏，完整工程。包括鼠标控制，键盘控制，SVGA显示等(Light game based on FPGA, the whole project which includes keyboard control, SVGA and so on.)

2020-08-25 14:08:15下载

积分：1
浮点乘法Verilog FPGA
数字乘法器，作为现代计算机中必不可少的一部分，其设计工作越来越受到人们的重视。本文采用硬件描述语言verilog HDL设计了一个基于补码一位乘法的浮点乘法器，设计功能完善，灵活性较好。理论依据包括浮点运算和补码一位乘法运算。本文对开发环境，测试环境做了简要介绍，并对设计过程进行了详细的描述分析，使用Modelsim软件的Simulator模块进行了功能仿真

2022-04-20 01:40:28下载

积分：1
Vivado基础实验
通过用vivado完成一个流水灯项目手把手教你如何使用vivado，内容十分详细。(Using vivado to complete a running light project, you can learn how to use vivado by hand. The content is very detailed.)

2018-12-06 16:14:45下载

积分：1
divid5_VERILOG
VERILOG实现无分频时钟，包括测试文件，经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)

2009-03-30 15:11:30下载

积分：1

696518资源总数
104297会员总数
29今日下载

Verilog HDL

0 个回复

热门标签

热门下载