网站首页

spi的verilog代码

于 2022-05-04 发布文件大小:3.72 kB

 0  85

下载积分: 2 下载次数: 2

我要下载

代码说明：

spi协议的verilog实现，其中包括4个模块，可以达到很大的测试时钟频率，也已经通过了流片验证，FPGA验证。其中有防抖模块来减少防抖。通过状态机实现，既可以串并转换，可读可写

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

MIPS_32位
32位单周期校验码

2022-04-01 11:56:32下载

积分：1
my_booth_mp
booth algotihm verilog design and test

2016-06-14 16:02:10下载

积分：1
23565785scan_led
Quartus环境下的7段扫描显示电路的源程序(Quartus environment of the seven scanning display circuit of the source)

2006-12-11 17:11:41下载

积分：1
实现FPGA硬件开发使用的加法器
说明：用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)

2020-06-22 03:20:01下载

积分：1
7-segment
VHDL Design of BCD to 7-segment decoder using PROM

2009-05-04 02:44:02下载

积分：1
DDSN
quartus II 13.0 DDS工程文件，采用VHDL编写，可输出正交两路正弦信号。可以直接用modelsim-alter 仿真(quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter)

2021-03-20 16:49:17下载

积分：1
UART
UART文件包括发送器接收器 fifo 测试文件(UART file includes a receiver transmitter fifo test files)

2016-06-06 20:35:02下载

积分：1
endat
endat 2.2 接口内核，发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)

2021-05-12 18:30:02下载

积分：1
binary_adder_subtractor
binary adder / subtracter in vhdl

2012-12-10 14:54:57下载

积分：1
cycle_measure
测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)

2013-08-29 16:09:17下载

积分：1

696518资源总数
104388会员总数
18今日下载

spi的verilog代码

0 个回复

热门标签

热门下载