实现FPGA硬件开发使用的加法器
于 2020-06-22 发布
0 116
下载积分: 1
下载次数: 1
代码说明：
说明： 用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
文件列表：
adder.v, 176 , 2019-07-23
adder.qpf, 1269 , 2019-07-22
adder.qsf, 2574 , 2019-07-23
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
