-
ADC CS5368驱动
这是ADC CS5368的verilog hdl驱动代码。可以驱动多个ADC CS5368，省去了底层ADC的驱动
- 2022-03-26 05:27:21下载
- 积分：1
-
dct_verilog
用FPGA实现dct变换。verilog语言实现，在quartus9.0中验证，含整个工程(dct transform verilog language in quartus9.0 verify, with the entire project)
- 2020-12-02 18:59:24下载
- 积分：1
-
gmsk
说明： 利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)
- 2020-12-24 00:09:06下载
- 积分：1
-
URAT串口调试经典程序（Verilog）
URAT串口调试程序，包括串口通信的基本常识，串口通信原理，其中有调试的程序代码，包括调试前准备和上电调试，总之是一个很好的程序，经过仿真和上电调试，符合设计要求。
- 2023-07-31 05:50:03下载
- 积分：1
-
TugasUAS_AuditTI_1504505017_Reguler
说明： ertyguhijop[lkjhvbn hiouopi][[poiuy
- 2019-02-05 09:18:23下载
- 积分：1
-
RSC
说明： 给出了LTE系统中Turbo编码器的RSC模块FPGA实现(RSC module of LTE Turbo encode system)
- 2020-07-14 09:55:47下载
- 积分：1
-
Optimised_OMP
一种压缩感知信号恢复算法，针对贪婪迭代类算法中的正交匹配追踪（OMP)算法的改进。OMP在每次迭代过程中选择出的原子并不是最优的，无法使本轮迭代中残差的减少最大化。本例程实现了改进的最优OMP算法，即Optimised_OMP，保证每次迭代选出的原子与已选出的原子序列所构成的平面正交，因而可以使残差下降的更快，从而加速算法收敛。(A compressed sensing signal recovery algorithms track (OMP) algorithm and orthogonal matching algorithm greedy iterative class. The OMP selected atoms in each iteration of the process is not optimal, not be able to maximize the reduction of the residual in the current round of iteration. The routines to achieve the optimal OMP algorithm improvements that Optimised_OMP, to ensure that each iteration selected atoms with atomic sequence elected a plane orthogonal, and thus can make the residuals have declined even faster, thus speeding up the algorithm convergence.)
- 2021-03-08 10:19:29下载
- 积分：1
-
WA
说明： QUARTUS2 16.9 VHDL FPGA ENDAT2.2
- 2020-11-24 17:50:21下载
- 积分：1
-
ADAPTIVEFILTER
采用vhdl代码描述自适应滤波器，具有很好的可参考性，和实用性(Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of)
- 2010-02-05 23:37:48下载
- 积分：1
-
SSI_read
说明： 使用Verilog 编程语言实现对11 bit 编码器SSI输出的读取(Use Verilog to read encoder,it's 11 bit and SSI output)
- 2020-12-28 21:09:01下载
- 积分：1
