-
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
- 2013-12-23 10:12:52下载
- 积分:1
-
UART的Verilog代码
资源描述数据传输发生在芯片内部,在芯片内部和系统之间也有。因为它是异步时钟,将没有方法来建立时钟分配技术。
- 2022-05-21 02:04:39下载
- 积分:1
-
data_swith
verilog 代码实现串并转换,有延迟(Verilog code and string conversion, delay)
- 2011-07-31 23:58:17下载
- 积分:1
-
14_SDRAM
高速流水的SDRAM控制器,最高速度可达速度在200M左右(high speed SDRAM controller)
- 2019-06-17 18:43:54下载
- 积分:1
-
code
浙江大学体系结构实验代码 实现流水线的forwarding(Architecture, Zhejiang University Experimental code pipeline forwarding)
- 2020-09-26 11:57:46下载
- 积分:1
-
submodule
verilog 双模块算术平均值计算模块,子模块在时钟上升沿技术,高层模块根据当前计数值计算算数平均(verilog double module arithmetic mean calculation module, sub-module in the clock rising edge technology, high-level module is calculated based on arithmetic average of the current count)
- 2011-01-05 22:49:16下载
- 积分:1
-
claa
vhdl code for carry lookahead addder
- 2014-02-05 00:26:26下载
- 积分:1
-
RTL8369-design-kit-v3_5
RTL8369开发资料,包括手册,图纸,Layout说明等等(RTL8369 development information, including manuals, drawings, Layout Guide.)
- 2014-12-07 13:04:30下载
- 积分:1
-
prtsc
Program for simulate a prtsc
- 2015-09-29 21:54:37下载
- 积分:1
-
256M_sdram_OK
改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
- 2013-12-23 16:15:43下载
- 积分:1