登录
首页 » Verilog » verilog三阶数字锁相环

verilog三阶数字锁相环

于 2023-01-30 发布 文件大小:1.31 kB
0 60
下载积分: 2 下载次数: 1

代码说明:

输入信号为bpsk信号,载波中频为5Mhz,多普勒为10k,接收机三阶锁相环实现对bpsk调制信号的载波进行复制和跟踪,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • HDMI显示输出
    关于HDMI显示的程序,实现了HDMI接口的驱动设计,支持SiI9134驱动芯片,采用RGA或YCRCB格式显示,HDMI采用TMDS显示,最大速率可达433MHz。
    2022-08-08 07:23:20下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • FIR verilog
    应用背景 FIR(Finite Impulse Response,有限冲击响应)数字滤波器具有稳定性高、可以实现线性相位等优点,广泛被应用于信号检测与处理等领域[1,2]。由于FPGA(Field Programmable Gate Array,现场可编程门阵列)基于查找表的结构和全硬件并行执行的特性,如何用FPGA 来实现高速FIR 数字滤波器成了近年来数字信号处理领域研究的热点。目前,全球两大PLD 器件供应商都提供了加速FPGA 开发的IP(IntelligentProperty,知识产权)核[3]。本文在Altera 公司的FIR 数字滤波器IP 核的基础上,设计了基于分布式算法的FIR数字低通滤波器。 关键技术实现滤波器的功能,有限冲激响应(
    2022-08-10 00:07:33下载
    积分:1
  • fft source code
    FFT源代码64。
    2023-04-12 02:35:03下载
    积分:1
  • bt656
    生成bt656数据格式,针对视频adv7127芯片(Generate bt656 data format,)
    2017-08-30 18:12:58下载
    积分:1
  • DE2_115_TV
    DE2-115开发板TV摄像头成像程序,源码亲测可用,可加入边缘算法成像,实时显示轮廓,速度流畅(The DE2-115 development board TV camera imaging procedures, the pro-test in the source can be added to the edge algorithms imaging, real-time display contours, fast-paced)
    2020-07-09 19:18:55下载
    积分:1
  • c51
    51数字钟带各种扩展年,月,日等并且可预置。用汇编语言写的(51 digital clock with extended assembly language)
    2012-11-09 08:41:02下载
    积分:1
  • VHDL2FSK
    VHDL 2FSK调制解调器各部分的原理与代码(The principle and code of each part of the VHDL 2FSK modem)
    2021-05-12 17:30:03下载
    积分:1
  • SourceFile
    PS2键盘实验Verilog HDL代码(PS2 keyboard experiment Verilog HDL code)
    2008-03-15 01:14:55下载
    积分:1
  • VendingMachine
    VHDL Vendingmachine source
    2013-11-02 06:19:46下载
    积分:1
  • 696522资源总数
  • 104040会员总数
  • 35今日下载